Go to the documentation of this file.
17 #ifndef __ARCH_TRIO_PCIE_INTFC_DEF_H__
18 #define __ARCH_TRIO_PCIE_INTFC_DEF_H__
19 #define TRIO_PCIE_INTFC_MAC_INT_STS 0x0000
20 #define TRIO_PCIE_INTFC_MAC_INT_STS__INT_LEVEL_MASK 0xf000
21 #define TRIO_PCIE_INTFC_PORT_CONFIG 0x0018
22 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_DISABLED 0x0
23 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_ENDPOINT 0x1
24 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_RC 0x2
25 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_ENDPOINT_G1 0x3
26 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_RC_G1 0x4
27 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_XLINK 0x5
28 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_STREAM_X1 0x6
29 #define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_STREAM_X4 0x7
30 #define TRIO_PCIE_INTFC_PORT_STATUS 0x0020
31 #define TRIO_PCIE_INTFC_TX_FIFO_CTL 0x0050