Linux Kernel  3.7.1
 All Data Structures Namespaces Files Functions Variables Typedefs Enumerations Enumerator Macros Groups Pages
pinmux-sh7734.c
Go to the documentation of this file.
1 /*
2  * SH7734 processor support - PFC hardware block
3  *
4  * Copyright (C) 2012 Renesas Solutions Corp.
5  * Copyright (C) 2012 Nobuhiro Iwamatsu <[email protected]>
6  *
7  * This file is subject to the terms and conditions of the GNU General Public
8  * License. See the file "COPYING" in the main directory of this archive
9  * for more details.
10  */
11 #include <linux/init.h>
12 #include <linux/kernel.h>
13 #include <linux/gpio.h>
14 #include <linux/ioport.h>
15 #include <cpu/sh7734.h>
16 
17 #define CPU_32_PORT(fn, pfx, sfx) \
18  PORT_10(fn, pfx, sfx), PORT_10(fn, pfx##1, sfx), \
19  PORT_10(fn, pfx##2, sfx), PORT_1(fn, pfx##30, sfx), \
20  PORT_1(fn, pfx##31, sfx)
21 
22 #define CPU_32_PORT5(fn, pfx, sfx) \
23  PORT_1(fn, pfx##0, sfx), PORT_1(fn, pfx##1, sfx), \
24  PORT_1(fn, pfx##2, sfx), PORT_1(fn, pfx##3, sfx), \
25  PORT_1(fn, pfx##4, sfx), PORT_1(fn, pfx##5, sfx), \
26  PORT_1(fn, pfx##6, sfx), PORT_1(fn, pfx##7, sfx), \
27  PORT_1(fn, pfx##8, sfx), PORT_1(fn, pfx##9, sfx), \
28  PORT_1(fn, pfx##10, sfx), PORT_1(fn, pfx##11, sfx)
29 
30 /* GPSR0 - GPSR5 */
31 #define CPU_ALL_PORT(fn, pfx, sfx) \
32  CPU_32_PORT(fn, pfx##_0_, sfx), \
33  CPU_32_PORT(fn, pfx##_1_, sfx), \
34  CPU_32_PORT(fn, pfx##_2_, sfx), \
35  CPU_32_PORT(fn, pfx##_3_, sfx), \
36  CPU_32_PORT(fn, pfx##_4_, sfx), \
37  CPU_32_PORT5(fn, pfx##_5_, sfx)
38 
39 #define _GP_GPIO(pfx, sfx) PINMUX_GPIO(GPIO_GP##pfx, GP##pfx##_DATA)
40 #define _GP_DATA(pfx, sfx) PINMUX_DATA(GP##pfx##_DATA, GP##pfx##_FN, \
41  GP##pfx##_IN, GP##pfx##_OUT)
42 
43 #define _GP_INOUTSEL(pfx, sfx) GP##pfx##_IN, GP##pfx##_OUT
44 #define _GP_INDT(pfx, sfx) GP##pfx##_DATA
45 
46 #define GP_ALL(str) CPU_ALL_PORT(_PORT_ALL, GP, str)
47 #define PINMUX_GPIO_GP_ALL() CPU_ALL_PORT(_GP_GPIO, , unused)
48 #define PINMUX_DATA_GP_ALL() CPU_ALL_PORT(_GP_DATA, , unused)
49 
50 #define PORT_10_REV(fn, pfx, sfx) \
51  PORT_1(fn, pfx##9, sfx), PORT_1(fn, pfx##8, sfx), \
52  PORT_1(fn, pfx##7, sfx), PORT_1(fn, pfx##6, sfx), \
53  PORT_1(fn, pfx##5, sfx), PORT_1(fn, pfx##4, sfx), \
54  PORT_1(fn, pfx##3, sfx), PORT_1(fn, pfx##2, sfx), \
55  PORT_1(fn, pfx##1, sfx), PORT_1(fn, pfx##0, sfx)
56 
57 #define CPU_32_PORT_REV(fn, pfx, sfx) \
58  PORT_1(fn, pfx##31, sfx), PORT_1(fn, pfx##30, sfx), \
59  PORT_10_REV(fn, pfx##2, sfx), PORT_10_REV(fn, pfx##1, sfx), \
60  PORT_10_REV(fn, pfx, sfx)
61 
62 #define GP_INOUTSEL(bank) CPU_32_PORT_REV(_GP_INOUTSEL, _##bank##_, unused)
63 #define GP_INDT(bank) CPU_32_PORT_REV(_GP_INDT, _##bank##_, unused)
64 
65 #define PINMUX_IPSR_DATA(ipsr, fn) PINMUX_DATA(fn##_MARK, FN_##ipsr, FN_##fn)
66 #define PINMUX_IPSR_MODSEL_DATA(ipsr, fn, ms) PINMUX_DATA(fn##_MARK, FN_##ms, \
67  FN_##ipsr, FN_##fn)
68 
69 enum {
70  PINMUX_RESERVED = 0,
71 
72  PINMUX_DATA_BEGIN,
73  GP_ALL(DATA), /* GP_0_0_DATA -> GP_5_11_DATA */
74  PINMUX_DATA_END,
75 
76  PINMUX_INPUT_BEGIN,
77  GP_ALL(IN), /* GP_0_0_IN -> GP_5_11_IN */
78  PINMUX_INPUT_END,
79 
80  PINMUX_OUTPUT_BEGIN,
81  GP_ALL(OUT), /* GP_0_0_OUT -> GP_5_11_OUT */
82  PINMUX_OUTPUT_END,
83 
84  PINMUX_FUNCTION_BEGIN,
85  GP_ALL(FN), /* GP_0_0_FN -> GP_5_11_FN */
86 
87  /* GPSR0 */
88  FN_IP1_9_8, FN_IP1_11_10, FN_IP1_13_12, FN_IP1_15_14,
89  FN_IP0_7_6, FN_IP0_9_8, FN_IP0_11_10, FN_IP0_13_12,
90  FN_IP0_15_14, FN_IP0_17_16, FN_IP0_19_18, FN_IP0_21_20,
91  FN_IP0_23_22, FN_IP0_25_24, FN_IP0_27_26, FN_IP0_29_28,
92  FN_IP0_31_30, FN_IP1_1_0, FN_IP1_3_2, FN_IP1_5_4,
93  FN_IP1_7_6, FN_IP11_28, FN_IP0_1_0, FN_IP0_3_2,
94  FN_IP0_5_4, FN_IP1_17_16, FN_IP1_19_18, FN_IP1_22_20,
95  FN_IP1_25_23, FN_IP1_28_26, FN_IP1_31_29, FN_IP2_2_0,
96 
97  /* GPSR1 */
98  FN_IP3_20, FN_IP3_29_27, FN_IP11_20_19, FN_IP11_22_21,
99  FN_IP2_16_14, FN_IP2_19_17, FN_IP2_22_20, FN_IP2_24_23,
100  FN_IP2_27_25, FN_IP2_30_28, FN_IP3_1_0, FN_CLKOUT,
101  FN_BS, FN_CS0, FN_IP3_2, FN_EX_CS0,
102  FN_IP3_5_3, FN_IP3_8_6, FN_IP3_11_9, FN_IP3_14_12,
103  FN_IP3_17_15, FN_RD, FN_IP3_19_18, FN_WE0,
104  FN_WE1, FN_IP2_4_3, FN_IP3_23_21, FN_IP3_26_24,
105  FN_IP2_7_5, FN_IP2_10_8, FN_IP2_13_11, FN_IP11_25_23,
106 
107  /* GPSR2 */
108  FN_IP11_6_4, FN_IP11_9_7, FN_IP11_11_10, FN_IP4_2_0,
109  FN_IP8_29_28, FN_IP11_27_26, FN_IP8_22_20, FN_IP8_25_23,
110  FN_IP11_12, FN_IP8_27_26, FN_IP4_5_3, FN_IP4_8_6,
111  FN_IP4_11_9, FN_IP4_14_12, FN_IP4_17_15, FN_IP4_19_18,
112  FN_IP4_21_20, FN_IP4_23_22, FN_IP4_25_24, FN_IP4_27_26,
113  FN_IP4_29_28, FN_IP4_31_30, FN_IP5_2_0, FN_IP5_5_3,
114  FN_IP5_8_6, FN_IP5_11_9, FN_IP5_14_12, FN_IP5_17_15,
115  FN_IP5_20_18, FN_IP5_22_21, FN_IP5_24_23, FN_IP5_26_25,
116 
117  /* GPSR3 */
118  FN_IP6_2_0, FN_IP6_5_3, FN_IP6_7_6, FN_IP6_9_8,
119  FN_IP6_11_10, FN_IP6_13_12, FN_IP6_15_14, FN_IP6_17_16,
120  FN_IP6_20_18, FN_IP6_23_21, FN_IP7_2_0, FN_IP7_5_3,
121  FN_IP7_8_6, FN_IP7_11_9, FN_IP7_14_12, FN_IP7_17_15,
122  FN_IP7_20_18, FN_IP7_23_21, FN_IP7_26_24, FN_IP7_28_27,
123  FN_IP7_30_29, FN_IP8_1_0, FN_IP8_3_2, FN_IP8_5_4,
124  FN_IP8_7_6, FN_IP8_9_8, FN_IP8_11_10, FN_IP8_13_12,
125  FN_IP8_15_14, FN_IP8_17_16, FN_IP8_19_18, FN_IP9_1_0,
126 
127  /* GPSR4 */
128  FN_IP9_19_18, FN_IP9_21_20, FN_IP9_23_22, FN_IP9_25_24,
129  FN_IP9_11_10, FN_IP9_13_12, FN_IP9_15_14, FN_IP9_17_16,
130  FN_IP9_3_2, FN_IP9_5_4, FN_IP9_7_6, FN_IP9_9_8,
131  FN_IP9_27_26, FN_IP9_29_28, FN_IP10_2_0, FN_IP10_5_3,
132  FN_IP10_8_6, FN_IP10_11_9, FN_IP10_14_12, FN_IP10_15,
133  FN_IP10_18_16, FN_IP10_21_19, FN_IP11_0, FN_IP11_1,
134  FN_SCL0, FN_IP11_2, FN_PENC0, FN_IP11_15_13, /* Need check*/
135  FN_USB_OVC0, FN_IP11_18_16,
136  FN_IP10_22, FN_IP10_24_23,
137 
138  /* GPSR5 */
139  FN_IP10_25, FN_IP11_3, FN_IRQ2_B, FN_IRQ3_B,
140  FN_IP10_27_26, /* 10 */
141  FN_IP10_29_28, /* 11 */
142 
143  /* IPSR0 */
144  FN_A15, FN_ST0_VCO_CLKIN, FN_LCD_DATA15_A, FN_TIOC3D_C,
145  FN_A14, FN_LCD_DATA14_A, FN_TIOC3C_C,
146  FN_A13, FN_LCD_DATA13_A, FN_TIOC3B_C,
147  FN_A12, FN_LCD_DATA12_A, FN_TIOC3A_C,
148  FN_A11, FN_ST0_D7, FN_LCD_DATA11_A, FN_TIOC2B_C,
149  FN_A10, FN_ST0_D6, FN_LCD_DATA10_A, FN_TIOC2A_C,
150  FN_A9, FN_ST0_D5, FN_LCD_DATA9_A, FN_TIOC1B_C,
151  FN_A8, FN_ST0_D4, FN_LCD_DATA8_A, FN_TIOC1A_C,
152  FN_A7, FN_ST0_D3, FN_LCD_DATA7_A, FN_TIOC0D_C,
153  FN_A6, FN_ST0_D2, FN_LCD_DATA6_A, FN_TIOC0C_C,
154  FN_A5, FN_ST0_D1, FN_LCD_DATA5_A, FN_TIOC0B_C,
155  FN_A4, FN_ST0_D0, FN_LCD_DATA4_A, FN_TIOC0A_C,
156  FN_A3, FN_ST0_VLD, FN_LCD_DATA3_A, FN_TCLKD_C,
157  FN_A2, FN_ST0_SYC, FN_LCD_DATA2_A, FN_TCLKC_C,
158  FN_A1, FN_ST0_REQ, FN_LCD_DATA1_A, FN_TCLKB_C,
159  FN_A0, FN_ST0_CLKIN, FN_LCD_DATA0_A, FN_TCLKA_C,
160 
161  /* IPSR1 */
162  FN_D3, FN_SD0_DAT3_A, FN_MMC_D3_A, FN_ST1_D6, FN_FD3_A,
163  FN_D2, FN_SD0_DAT2_A, FN_MMC_D2_A, FN_ST1_D5, FN_FD2_A,
164  FN_D1, FN_SD0_DAT1_A, FN_MMC_D1_A, FN_ST1_D4, FN_FD1_A,
165  FN_D0, FN_SD0_DAT0_A, FN_MMC_D0_A, FN_ST1_D3, FN_FD0_A,
166  FN_A25, FN_TX2_D, FN_ST1_D2,
167  FN_A24, FN_RX2_D, FN_ST1_D1,
168  FN_A23, FN_ST1_D0, FN_LCD_M_DISP_A,
169  FN_A22, FN_ST1_VLD, FN_LCD_VEPWC_A,
170  FN_A21, FN_ST1_SYC, FN_LCD_VCPWC_A,
171  FN_A20, FN_ST1_REQ, FN_LCD_FLM_A,
172  FN_A19, FN_ST1_CLKIN, FN_LCD_CLK_A, FN_TIOC4D_C,
173  FN_A18, FN_ST1_PWM, FN_LCD_CL2_A, FN_TIOC4C_C,
174  FN_A17, FN_ST1_VCO_CLKIN, FN_LCD_CL1_A, FN_TIOC4B_C,
175  FN_A16, FN_ST0_PWM, FN_LCD_DON_A, FN_TIOC4A_C,
176 
177  /* IPSR2 */
178  FN_D14, FN_TX2_B, FN_FSE_A, FN_ET0_TX_CLK_B,
179  FN_D13, FN_RX2_B, FN_FRB_A, FN_ET0_ETXD6_B,
180  FN_D12, FN_FWE_A, FN_ET0_ETXD5_B,
181  FN_D11, FN_RSPI_MISO_A, FN_QMI_QIO1_A, FN_FRE_A,
182  FN_ET0_ETXD3_B,
183  FN_D10, FN_RSPI_MOSI_A, FN_QMO_QIO0_A, FN_FALE_A,
184  FN_ET0_ETXD2_B,
185  FN_D9, FN_SD0_CMD_A, FN_MMC_CMD_A, FN_QIO3_A, FN_FCLE_A,
186  FN_ET0_ETXD1_B,
187  FN_D8, FN_SD0_CLK_A, FN_MMC_CLK_A, FN_QIO2_A, FN_FCE_A,
188  FN_ET0_GTX_CLK_B,
189  FN_D7, FN_RSPI_SSL_A, FN_MMC_D7_A, FN_QSSL_A, FN_FD7_A,
190  FN_D6, FN_RSPI_RSPCK_A, FN_MMC_D6_A, FN_QSPCLK_A, FN_FD6_A,
191  FN_D5, FN_SD0_WP_A, FN_MMC_D5_A, FN_FD5_A,
192  FN_D4, FN_SD0_CD_A, FN_MMC_D4_A, FN_ST1_D7, FN_FD4_A,
193 
194  /* IPSR3 */
195  FN_DRACK0, FN_SD1_DAT2_A, FN_ATAG, FN_TCLK1_A, FN_ET0_ETXD7,
196  FN_EX_WAIT2, FN_SD1_DAT1_A, FN_DACK2, FN_CAN1_RX_C,
197  FN_ET0_MAGIC_C, FN_ET0_ETXD6_A,
198  FN_EX_WAIT1, FN_SD1_DAT0_A, FN_DREQ2, FN_CAN1_TX_C,
199  FN_ET0_LINK_C, FN_ET0_ETXD5_A,
200  FN_EX_WAIT0, FN_TCLK1_B,
201  FN_RD_WR, FN_TCLK0, FN_CAN_CLK_B, FN_ET0_ETXD4,
202  FN_EX_CS5, FN_SD1_CMD_A, FN_ATADIR, FN_QSSL_B, FN_ET0_ETXD3_A,
203  FN_EX_CS4, FN_SD1_WP_A, FN_ATAWR, FN_QMI_QIO1_B, FN_ET0_ETXD2_A,
204  FN_EX_CS3, FN_SD1_CD_A, FN_ATARD, FN_QMO_QIO0_B, FN_ET0_ETXD1_A,
205  FN_EX_CS2, FN_TX3_B, FN_ATACS1, FN_QSPCLK_B, FN_ET0_GTX_CLK_A,
206  FN_EX_CS1, FN_RX3_B, FN_ATACS0, FN_QIO2_B, FN_ET0_ETXD0,
207  FN_CS1_A26, FN_QIO3_B,
208  FN_D15, FN_SCK2_B,
209 
210  /* IPSR4 */
211  FN_SCK2_A, FN_VI0_G3,
212  FN_RTS1_B, FN_VI0_G2,
213  FN_CTS1_B, FN_VI0_DATA7_VI0_G1,
214  FN_TX1_B, FN_VI0_DATA6_VI0_G0, FN_ET0_PHY_INT_A,
215  FN_RX1_B, FN_VI0_DATA5_VI0_B5, FN_ET0_MAGIC_A,
216  FN_SCK1_B, FN_VI0_DATA4_VI0_B4, FN_ET0_LINK_A,
217  FN_RTS0_B, FN_VI0_DATA3_VI0_B3, FN_ET0_MDIO_A,
218  FN_CTS0_B, FN_VI0_DATA2_VI0_B2, FN_RMII0_MDIO_A, FN_ET0_MDC,
219  FN_HTX0_A, FN_TX1_A, FN_VI0_DATA1_VI0_B1, FN_RMII0_MDC_A, FN_ET0_COL,
220  FN_HRX0_A, FN_RX1_A, FN_VI0_DATA0_VI0_B0, FN_RMII0_CRS_DV_A, FN_ET0_CRS,
221  FN_HSCK0_A, FN_SCK1_A, FN_VI0_VSYNC, FN_RMII0_RX_ER_A, FN_ET0_RX_ER,
222  FN_HRTS0_A, FN_RTS1_A, FN_VI0_HSYNC, FN_RMII0_TXD_EN_A, FN_ET0_RX_DV,
223  FN_HCTS0_A, FN_CTS1_A, FN_VI0_FIELD, FN_RMII0_RXD1_A, FN_ET0_ERXD7,
224 
225  /* IPSR5 */
226  FN_SD2_CLK_A, FN_RX2_A, FN_VI0_G4, FN_ET0_RX_CLK_B,
227  FN_SD2_CMD_A, FN_TX2_A, FN_VI0_G5, FN_ET0_ERXD2_B,
228  FN_SD2_DAT0_A, FN_RX3_A, FN_VI0_R0, FN_ET0_ERXD3_B,
229  FN_SD2_DAT1_A, FN_TX3_A, FN_VI0_R1, FN_ET0_MDIO_B,
230  FN_SD2_DAT2_A, FN_RX4_A, FN_VI0_R2, FN_ET0_LINK_B,
231  FN_SD2_DAT3_A, FN_TX4_A, FN_VI0_R3, FN_ET0_MAGIC_B,
232  FN_SD2_CD_A, FN_RX5_A, FN_VI0_R4, FN_ET0_PHY_INT_B,
233  FN_SD2_WP_A, FN_TX5_A, FN_VI0_R5,
234  FN_REF125CK, FN_ADTRG, FN_RX5_C,
235  FN_REF50CK, FN_CTS1_E, FN_HCTS0_D,
236 
237  /* IPSR6 */
238  FN_DU0_DR0, FN_SCIF_CLK_B, FN_HRX0_D, FN_IETX_A, FN_TCLKA_A, FN_HIFD00,
239  FN_DU0_DR1, FN_SCK0_B, FN_HTX0_D, FN_IERX_A, FN_TCLKB_A, FN_HIFD01,
240  FN_DU0_DR2, FN_RX0_B, FN_TCLKC_A, FN_HIFD02,
241  FN_DU0_DR3, FN_TX0_B, FN_TCLKD_A, FN_HIFD03,
242  FN_DU0_DR4, FN_CTS0_C, FN_TIOC0A_A, FN_HIFD04,
243  FN_DU0_DR5, FN_RTS0_C, FN_TIOC0B_A, FN_HIFD05,
244  FN_DU0_DR6, FN_SCK1_C, FN_TIOC0C_A, FN_HIFD06,
245  FN_DU0_DR7, FN_RX1_C, FN_TIOC0D_A, FN_HIFD07,
246  FN_DU0_DG0, FN_TX1_C, FN_HSCK0_D, FN_IECLK_A, FN_TIOC1A_A, FN_HIFD08,
247  FN_DU0_DG1, FN_CTS1_C, FN_HRTS0_D, FN_TIOC1B_A, FN_HIFD09,
248 
249  /* IPSR7 */
250  FN_DU0_DG2, FN_RTS1_C, FN_RMII0_MDC_B, FN_TIOC2A_A, FN_HIFD10,
251  FN_DU0_DG3, FN_SCK2_C, FN_RMII0_MDIO_B, FN_TIOC2B_A, FN_HIFD11,
252  FN_DU0_DG4, FN_RX2_C, FN_RMII0_CRS_DV_B, FN_TIOC3A_A, FN_HIFD12,
253  FN_DU0_DG5, FN_TX2_C, FN_RMII0_RX_ER_B, FN_TIOC3B_A, FN_HIFD13,
254  FN_DU0_DG6, FN_RX3_C, FN_RMII0_RXD0_B, FN_TIOC3C_A, FN_HIFD14,
255  FN_DU0_DG7, FN_TX3_C, FN_RMII0_RXD1_B, FN_TIOC3D_A, FN_HIFD15,
256  FN_DU0_DB0, FN_RX4_C, FN_RMII0_TXD_EN_B, FN_TIOC4A_A, FN_HIFCS,
257  FN_DU0_DB1, FN_TX4_C, FN_RMII0_TXD0_B, FN_TIOC4B_A, FN_HIFRS,
258  FN_DU0_DB2, FN_RX5_B, FN_RMII0_TXD1_B, FN_TIOC4C_A, FN_HIFWR,
259  FN_DU0_DB3, FN_TX5_B, FN_TIOC4D_A, FN_HIFRD,
260  FN_DU0_DB4, FN_HIFINT,
261 
262  /* IPSR8 */
263  FN_DU0_DB5, FN_HIFDREQ,
264  FN_DU0_DB6, FN_HIFRDY,
265  FN_DU0_DB7, FN_SSI_SCK0_B, FN_HIFEBL_B,
266  FN_DU0_DOTCLKIN, FN_HSPI_CS0_C, FN_SSI_WS0_B,
267  FN_DU0_DOTCLKOUT, FN_HSPI_CLK0_C, FN_SSI_SDATA0_B,
268  FN_DU0_EXHSYNC_DU0_HSYNC, FN_HSPI_TX0_C, FN_SSI_SCK1_B,
269  FN_DU0_EXVSYNC_DU0_VSYNC, FN_HSPI_RX0_C, FN_SSI_WS1_B,
270  FN_DU0_EXODDF_DU0_ODDF, FN_CAN0_RX_B, FN_HSCK0_B, FN_SSI_SDATA1_B,
271  FN_DU0_DISP, FN_CAN0_TX_B, FN_HRX0_B, FN_AUDIO_CLKA_B,
272  FN_DU0_CDE, FN_HTX0_B, FN_AUDIO_CLKB_B, FN_LCD_VCPWC_B,
273  FN_IRQ0_A, FN_HSPI_TX_B, FN_RX3_E, FN_ET0_ERXD0,
274  FN_IRQ1_A, FN_HSPI_RX_B, FN_TX3_E, FN_ET0_ERXD1,
275  FN_IRQ2_A, FN_CTS0_A, FN_HCTS0_B, FN_ET0_ERXD2_A,
276  FN_IRQ3_A, FN_RTS0_A, FN_HRTS0_B, FN_ET0_ERXD3_A,
277 
278  /* IPSR9 */
279  FN_VI1_CLK_A, FN_FD0_B, FN_LCD_DATA0_B,
280  FN_VI1_0_A, FN_FD1_B, FN_LCD_DATA1_B,
281  FN_VI1_1_A, FN_FD2_B, FN_LCD_DATA2_B,
282  FN_VI1_2_A, FN_FD3_B, FN_LCD_DATA3_B,
283  FN_VI1_3_A, FN_FD4_B, FN_LCD_DATA4_B,
284  FN_VI1_4_A, FN_FD5_B, FN_LCD_DATA5_B,
285  FN_VI1_5_A, FN_FD6_B, FN_LCD_DATA6_B,
286  FN_VI1_6_A, FN_FD7_B, FN_LCD_DATA7_B,
287  FN_VI1_7_A, FN_FCE_B, FN_LCD_DATA8_B,
288  FN_SSI_SCK0_A, FN_TIOC1A_B, FN_LCD_DATA9_B,
289  FN_SSI_WS0_A, FN_TIOC1B_B, FN_LCD_DATA10_B,
290  FN_SSI_SDATA0_A, FN_VI1_0_B, FN_TIOC2A_B, FN_LCD_DATA11_B,
291  FN_SSI_SCK1_A, FN_VI1_1_B, FN_TIOC2B_B, FN_LCD_DATA12_B,
292  FN_SSI_WS1_A, FN_VI1_2_B, FN_LCD_DATA13_B,
293  FN_SSI_SDATA1_A, FN_VI1_3_B, FN_LCD_DATA14_B,
294 
295  /* IPSR10 */
296  FN_SSI_SCK23, FN_VI1_4_B, FN_RX1_D, FN_FCLE_B, FN_LCD_DATA15_B,
297  FN_SSI_WS23, FN_VI1_5_B, FN_TX1_D, FN_HSCK0_C, FN_FALE_B, FN_LCD_DON_B,
298  FN_SSI_SDATA2, FN_VI1_6_B, FN_HRX0_C, FN_FRE_B, FN_LCD_CL1_B,
299  FN_SSI_SDATA3, FN_VI1_7_B, FN_HTX0_C, FN_FWE_B, FN_LCD_CL2_B,
300  FN_AUDIO_CLKA_A, FN_VI1_CLK_B, FN_SCK1_D, FN_IECLK_B, FN_LCD_FLM_B,
301  FN_AUDIO_CLKB_A, FN_LCD_CLK_B,
302  FN_AUDIO_CLKC, FN_SCK1_E, FN_HCTS0_C, FN_FRB_B, FN_LCD_VEPWC_B,
303  FN_AUDIO_CLKOUT, FN_TX1_E, FN_HRTS0_C, FN_FSE_B, FN_LCD_M_DISP_B,
304  FN_CAN_CLK_A, FN_RX4_D,
305  FN_CAN0_TX_A, FN_TX4_D, FN_MLB_CLK,
306  FN_CAN1_RX_A, FN_IRQ1_B,
307  FN_CAN0_RX_A, FN_IRQ0_B, FN_MLB_SIG,
308  FN_CAN1_TX_A, FN_TX5_C, FN_MLB_DAT,
309 
310  /* IPSR11 */
311  FN_SCL1, FN_SCIF_CLK_C,
312  FN_SDA1, FN_RX1_E,
313  FN_SDA0, FN_HIFEBL_A,
314  FN_SDSELF, FN_RTS1_E,
315  FN_SCIF_CLK_A, FN_HSPI_CLK_A, FN_VI0_CLK, FN_RMII0_TXD0_A, FN_ET0_ERXD4,
316  FN_SCK0_A, FN_HSPI_CS_A, FN_VI0_CLKENB, FN_RMII0_TXD1_A, FN_ET0_ERXD5,
317  FN_RX0_A, FN_HSPI_RX_A, FN_RMII0_RXD0_A, FN_ET0_ERXD6,
318  FN_TX0_A, FN_HSPI_TX_A,
319  FN_PENC1, FN_TX3_D, FN_CAN1_TX_B, FN_TX5_D, FN_IETX_B,
320  FN_USB_OVC1, FN_RX3_D, FN_CAN1_RX_B, FN_RX5_D, FN_IERX_B,
321  FN_DREQ0, FN_SD1_CLK_A, FN_ET0_TX_EN,
322  FN_DACK0, FN_SD1_DAT3_A, FN_ET0_TX_ER,
323  FN_DREQ1, FN_HSPI_CLK_B, FN_RX4_B, FN_ET0_PHY_INT_C, FN_ET0_TX_CLK_A,
324  FN_DACK1, FN_HSPI_CS_B, FN_TX4_B, FN_ET0_RX_CLK_A,
325  FN_PRESETOUT, FN_ST_CLKOUT,
326 
327  /* MOD_SEL1 */
328  FN_SEL_IEBUS_0, FN_SEL_IEBUS_1,
329  FN_SEL_RQSPI_0, FN_SEL_RQSPI_1,
330  FN_SEL_VIN1_0, FN_SEL_VIN1_1,
331  FN_SEL_HIF_0, FN_SEL_HIF_1,
332  FN_SEL_RSPI_0, FN_SEL_RSPI_1,
333  FN_SEL_LCDC_0, FN_SEL_LCDC_1,
334  FN_SEL_ET0_CTL_0, FN_SEL_ET0_CTL_1, FN_SEL_ET0_CTL_2,
335  FN_SEL_ET0_0, FN_SEL_ET0_1,
336  FN_SEL_RMII_0, FN_SEL_RMII_1,
337  FN_SEL_TMU_0, FN_SEL_TMU_1,
338  FN_SEL_HSPI_0, FN_SEL_HSPI_1, FN_SEL_HSPI_2,
339  FN_SEL_HSCIF_0, FN_SEL_HSCIF_1, FN_SEL_HSCIF_2, FN_SEL_HSCIF_3,
340  FN_SEL_RCAN_CLK_0, FN_SEL_RCAN_CLK_1,
341  FN_SEL_RCAN1_0, FN_SEL_RCAN1_1, FN_SEL_RCAN1_2,
342  FN_SEL_RCAN0_0, FN_SEL_RCAN0_1,
343  FN_SEL_SDHI2_0, FN_SEL_SDHI2_1,
344  FN_SEL_SDHI1_0, FN_SEL_SDHI1_1,
345  FN_SEL_SDHI0_0, FN_SEL_SDHI0_1,
346  FN_SEL_SSI1_0, FN_SEL_SSI1_1,
347  FN_SEL_SSI0_0, FN_SEL_SSI0_1,
348  FN_SEL_AUDIO_CLKB_0, FN_SEL_AUDIO_CLKB_1,
349  FN_SEL_AUDIO_CLKA_0, FN_SEL_AUDIO_CLKA_1,
350  FN_SEL_FLCTL_0, FN_SEL_FLCTL_1,
351  FN_SEL_MMC_0, FN_SEL_MMC_1,
352  FN_SEL_INTC_0, FN_SEL_INTC_1,
353 
354  /* MOD_SEL2 */
355  FN_SEL_MTU2_CLK_0, FN_SEL_MTU2_CLK_1,
356  FN_SEL_MTU2_CH4_0, FN_SEL_MTU2_CH4_1,
357  FN_SEL_MTU2_CH3_0, FN_SEL_MTU2_CH3_1,
358  FN_SEL_MTU2_CH2_0, FN_SEL_MTU2_CH2_1, FN_SEL_MTU2_CH2_2,
359  FN_SEL_MTU2_CH1_0, FN_SEL_MTU2_CH1_1, FN_SEL_MTU2_CH1_2,
360  FN_SEL_MTU2_CH0_0, FN_SEL_MTU2_CH0_1,
361  FN_SEL_SCIF5_0, FN_SEL_SCIF5_1,
362  FN_SEL_SCIF5_2, FN_SEL_SCIF5_3,
363  FN_SEL_SCIF4_0, FN_SEL_SCIF4_1,
364  FN_SEL_SCIF4_2, FN_SEL_SCIF4_3,
365  FN_SEL_SCIF3_0, FN_SEL_SCIF3_1, FN_SEL_SCIF3_2,
366  FN_SEL_SCIF3_3, FN_SEL_SCIF3_4,
367  FN_SEL_SCIF2_0, FN_SEL_SCIF2_1, FN_SEL_SCIF2_2,
368  FN_SEL_SCIF2_3,
369  FN_SEL_SCIF1_0, FN_SEL_SCIF1_1, FN_SEL_SCIF1_2,
370  FN_SEL_SCIF1_3, FN_SEL_SCIF1_4,
371  FN_SEL_SCIF0_0, FN_SEL_SCIF0_1, FN_SEL_SCIF0_2,
372  FN_SEL_SCIF_CLK_0, FN_SEL_SCIF_CLK_1, FN_SEL_SCIF_CLK_2,
373 
374  PINMUX_FUNCTION_END,
375 
376  PINMUX_MARK_BEGIN,
377 
378  CLKOUT_MARK, BS_MARK, CS0_MARK, EX_CS0_MARK, RD_MARK,
379  WE0_MARK, WE1_MARK,
380 
381  SCL0_MARK, PENC0_MARK, USB_OVC0_MARK,
382 
383  IRQ2_B_MARK, IRQ3_B_MARK,
384 
385  /* IPSR0 */
386  A15_MARK, ST0_VCO_CLKIN_MARK, LCD_DATA15_A_MARK, TIOC3D_C_MARK,
387  A14_MARK, LCD_DATA14_A_MARK, TIOC3C_C_MARK,
388  A13_MARK, LCD_DATA13_A_MARK, TIOC3B_C_MARK,
389  A12_MARK, LCD_DATA12_A_MARK, TIOC3A_C_MARK,
390  A11_MARK, ST0_D7_MARK, LCD_DATA11_A_MARK, TIOC2B_C_MARK,
391  A10_MARK, ST0_D6_MARK, LCD_DATA10_A_MARK, TIOC2A_C_MARK,
392  A9_MARK, ST0_D5_MARK, LCD_DATA9_A_MARK, TIOC1B_C_MARK,
393  A8_MARK, ST0_D4_MARK, LCD_DATA8_A_MARK, TIOC1A_C_MARK,
394  A7_MARK, ST0_D3_MARK, LCD_DATA7_A_MARK, TIOC0D_C_MARK,
395  A6_MARK, ST0_D2_MARK, LCD_DATA6_A_MARK, TIOC0C_C_MARK,
396  A5_MARK, ST0_D1_MARK, LCD_DATA5_A_MARK, TIOC0B_C_MARK,
397  A4_MARK, ST0_D0_MARK, LCD_DATA4_A_MARK, TIOC0A_C_MARK,
398  A3_MARK, ST0_VLD_MARK, LCD_DATA3_A_MARK, TCLKD_C_MARK,
399  A2_MARK, ST0_SYC_MARK, LCD_DATA2_A_MARK, TCLKC_C_MARK,
400  A1_MARK, ST0_REQ_MARK, LCD_DATA1_A_MARK, TCLKB_C_MARK,
401  A0_MARK, ST0_CLKIN_MARK, LCD_DATA0_A_MARK, TCLKA_C_MARK,
402 
403  /* IPSR1 */
404  D3_MARK, SD0_DAT3_A_MARK, MMC_D3_A_MARK, ST1_D6_MARK, FD3_A_MARK,
405  D2_MARK, SD0_DAT2_A_MARK, MMC_D2_A_MARK, ST1_D5_MARK, FD2_A_MARK,
406  D1_MARK, SD0_DAT1_A_MARK, MMC_D1_A_MARK, ST1_D4_MARK, FD1_A_MARK,
407  D0_MARK, SD0_DAT0_A_MARK, MMC_D0_A_MARK, ST1_D3_MARK, FD0_A_MARK,
408  A25_MARK, TX2_D_MARK, ST1_D2_MARK,
409  A24_MARK, RX2_D_MARK, ST1_D1_MARK,
410  A23_MARK, ST1_D0_MARK, LCD_M_DISP_A_MARK,
411  A22_MARK, ST1_VLD_MARK, LCD_VEPWC_A_MARK,
412  A21_MARK, ST1_SYC_MARK, LCD_VCPWC_A_MARK,
413  A20_MARK, ST1_REQ_MARK, LCD_FLM_A_MARK,
414  A19_MARK, ST1_CLKIN_MARK, LCD_CLK_A_MARK, TIOC4D_C_MARK,
415  A18_MARK, ST1_PWM_MARK, LCD_CL2_A_MARK, TIOC4C_C_MARK,
416  A17_MARK, ST1_VCO_CLKIN_MARK, LCD_CL1_A_MARK, TIOC4B_C_MARK,
417  A16_MARK, ST0_PWM_MARK, LCD_DON_A_MARK, TIOC4A_C_MARK,
418 
419  /* IPSR2 */
420  D14_MARK, TX2_B_MARK, FSE_A_MARK, ET0_TX_CLK_B_MARK,
421  D13_MARK, RX2_B_MARK, FRB_A_MARK, ET0_ETXD6_B_MARK,
422  D12_MARK, FWE_A_MARK, ET0_ETXD5_B_MARK,
423  D11_MARK, RSPI_MISO_A_MARK, QMI_QIO1_A_MARK, FRE_A_MARK,
424  ET0_ETXD3_B_MARK,
425  D10_MARK, RSPI_MOSI_A_MARK, QMO_QIO0_A_MARK, FALE_A_MARK,
426  ET0_ETXD2_B_MARK,
427  D9_MARK, SD0_CMD_A_MARK, MMC_CMD_A_MARK, QIO3_A_MARK,
428  FCLE_A_MARK, ET0_ETXD1_B_MARK,
429  D8_MARK, SD0_CLK_A_MARK, MMC_CLK_A_MARK, QIO2_A_MARK,
430  FCE_A_MARK, ET0_GTX_CLK_B_MARK,
431  D7_MARK, RSPI_SSL_A_MARK, MMC_D7_A_MARK, QSSL_A_MARK,
432  FD7_A_MARK,
433  D6_MARK, RSPI_RSPCK_A_MARK, MMC_D6_A_MARK, QSPCLK_A_MARK,
434  FD6_A_MARK,
435  D5_MARK, SD0_WP_A_MARK, MMC_D5_A_MARK, FD5_A_MARK,
436  D4_MARK, SD0_CD_A_MARK, MMC_D4_A_MARK, ST1_D7_MARK,
437  FD4_A_MARK,
438 
439  /* IPSR3 */
440  DRACK0_MARK, SD1_DAT2_A_MARK, ATAG_MARK, TCLK1_A_MARK, ET0_ETXD7_MARK,
441  EX_WAIT2_MARK, SD1_DAT1_A_MARK, DACK2_MARK, CAN1_RX_C_MARK,
442  ET0_MAGIC_C_MARK, ET0_ETXD6_A_MARK,
443  EX_WAIT1_MARK, SD1_DAT0_A_MARK, DREQ2_MARK, CAN1_TX_C_MARK,
444  ET0_LINK_C_MARK, ET0_ETXD5_A_MARK,
445  EX_WAIT0_MARK, TCLK1_B_MARK,
446  RD_WR_MARK, TCLK0_MARK, CAN_CLK_B_MARK, ET0_ETXD4_MARK,
447  EX_CS5_MARK, SD1_CMD_A_MARK, ATADIR_MARK, QSSL_B_MARK,
448  ET0_ETXD3_A_MARK,
449  EX_CS4_MARK, SD1_WP_A_MARK, ATAWR_MARK, QMI_QIO1_B_MARK,
450  ET0_ETXD2_A_MARK,
451  EX_CS3_MARK, SD1_CD_A_MARK, ATARD_MARK, QMO_QIO0_B_MARK,
452  ET0_ETXD1_A_MARK,
453  EX_CS2_MARK, TX3_B_MARK, ATACS1_MARK, QSPCLK_B_MARK,
454  ET0_GTX_CLK_A_MARK,
455  EX_CS1_MARK, RX3_B_MARK, ATACS0_MARK, QIO2_B_MARK,
456  ET0_ETXD0_MARK,
457  CS1_A26_MARK, QIO3_B_MARK,
458  D15_MARK, SCK2_B_MARK,
459 
460  /* IPSR4 */
461  SCK2_A_MARK, VI0_G3_MARK,
462  RTS1_B_MARK, VI0_G2_MARK,
463  CTS1_B_MARK, VI0_DATA7_VI0_G1_MARK,
464  TX1_B_MARK, VI0_DATA6_VI0_G0_MARK, ET0_PHY_INT_A_MARK,
465  RX1_B_MARK, VI0_DATA5_VI0_B5_MARK, ET0_MAGIC_A_MARK,
466  SCK1_B_MARK, VI0_DATA4_VI0_B4_MARK, ET0_LINK_A_MARK,
467  RTS0_B_MARK, VI0_DATA3_VI0_B3_MARK, ET0_MDIO_A_MARK,
468  CTS0_B_MARK, VI0_DATA2_VI0_B2_MARK, RMII0_MDIO_A_MARK,
469  ET0_MDC_MARK,
470  HTX0_A_MARK, TX1_A_MARK, VI0_DATA1_VI0_B1_MARK,
471  RMII0_MDC_A_MARK, ET0_COL_MARK,
472  HRX0_A_MARK, RX1_A_MARK, VI0_DATA0_VI0_B0_MARK,
473  RMII0_CRS_DV_A_MARK, ET0_CRS_MARK,
474  HSCK0_A_MARK, SCK1_A_MARK, VI0_VSYNC_MARK,
475  RMII0_RX_ER_A_MARK, ET0_RX_ER_MARK,
476  HRTS0_A_MARK, RTS1_A_MARK, VI0_HSYNC_MARK,
477  RMII0_TXD_EN_A_MARK, ET0_RX_DV_MARK,
478  HCTS0_A_MARK, CTS1_A_MARK, VI0_FIELD_MARK,
479  RMII0_RXD1_A_MARK, ET0_ERXD7_MARK,
480 
481  /* IPSR5 */
482  SD2_CLK_A_MARK, RX2_A_MARK, VI0_G4_MARK, ET0_RX_CLK_B_MARK,
483  SD2_CMD_A_MARK, TX2_A_MARK, VI0_G5_MARK, ET0_ERXD2_B_MARK,
484  SD2_DAT0_A_MARK, RX3_A_MARK, VI0_R0_MARK, ET0_ERXD3_B_MARK,
485  SD2_DAT1_A_MARK, TX3_A_MARK, VI0_R1_MARK, ET0_MDIO_B_MARK,
486  SD2_DAT2_A_MARK, RX4_A_MARK, VI0_R2_MARK, ET0_LINK_B_MARK,
487  SD2_DAT3_A_MARK, TX4_A_MARK, VI0_R3_MARK, ET0_MAGIC_B_MARK,
488  SD2_CD_A_MARK, RX5_A_MARK, VI0_R4_MARK, ET0_PHY_INT_B_MARK,
489  SD2_WP_A_MARK, TX5_A_MARK, VI0_R5_MARK,
490  REF125CK_MARK, ADTRG_MARK, RX5_C_MARK,
491  REF50CK_MARK, CTS1_E_MARK, HCTS0_D_MARK,
492 
493  /* IPSR6 */
494  DU0_DR0_MARK, SCIF_CLK_B_MARK, HRX0_D_MARK, IETX_A_MARK,
495  TCLKA_A_MARK, HIFD00_MARK,
496  DU0_DR1_MARK, SCK0_B_MARK, HTX0_D_MARK, IERX_A_MARK,
497  TCLKB_A_MARK, HIFD01_MARK,
498  DU0_DR2_MARK, RX0_B_MARK, TCLKC_A_MARK, HIFD02_MARK,
499  DU0_DR3_MARK, TX0_B_MARK, TCLKD_A_MARK, HIFD03_MARK,
500  DU0_DR4_MARK, CTS0_C_MARK, TIOC0A_A_MARK, HIFD04_MARK,
501  DU0_DR5_MARK, RTS0_C_MARK, TIOC0B_A_MARK, HIFD05_MARK,
502  DU0_DR6_MARK, SCK1_C_MARK, TIOC0C_A_MARK, HIFD06_MARK,
503  DU0_DR7_MARK, RX1_C_MARK, TIOC0D_A_MARK, HIFD07_MARK,
504  DU0_DG0_MARK, TX1_C_MARK, HSCK0_D_MARK, IECLK_A_MARK,
505  TIOC1A_A_MARK, HIFD08_MARK,
506  DU0_DG1_MARK, CTS1_C_MARK, HRTS0_D_MARK, TIOC1B_A_MARK,
507  HIFD09_MARK,
508 
509  /* IPSR7 */
510  DU0_DG2_MARK, RTS1_C_MARK, RMII0_MDC_B_MARK, TIOC2A_A_MARK,
511  HIFD10_MARK,
512  DU0_DG3_MARK, SCK2_C_MARK, RMII0_MDIO_B_MARK, TIOC2B_A_MARK,
513  HIFD11_MARK,
514  DU0_DG4_MARK, RX2_C_MARK, RMII0_CRS_DV_B_MARK, TIOC3A_A_MARK,
515  HIFD12_MARK,
516  DU0_DG5_MARK, TX2_C_MARK, RMII0_RX_ER_B_MARK, TIOC3B_A_MARK,
517  HIFD13_MARK,
518  DU0_DG6_MARK, RX3_C_MARK, RMII0_RXD0_B_MARK, TIOC3C_A_MARK,
519  HIFD14_MARK,
520  DU0_DG7_MARK, TX3_C_MARK, RMII0_RXD1_B_MARK, TIOC3D_A_MARK,
521  HIFD15_MARK,
522  DU0_DB0_MARK, RX4_C_MARK, RMII0_TXD_EN_B_MARK, TIOC4A_A_MARK,
523  HIFCS_MARK,
524  DU0_DB1_MARK, TX4_C_MARK, RMII0_TXD0_B_MARK, TIOC4B_A_MARK,
525  HIFRS_MARK,
526  DU0_DB2_MARK, RX5_B_MARK, RMII0_TXD1_B_MARK, TIOC4C_A_MARK,
527  HIFWR_MARK,
528  DU0_DB3_MARK, TX5_B_MARK, TIOC4D_A_MARK, HIFRD_MARK,
529  DU0_DB4_MARK, HIFINT_MARK,
530 
531  /* IPSR8 */
532  DU0_DB5_MARK, HIFDREQ_MARK,
533  DU0_DB6_MARK, HIFRDY_MARK,
534  DU0_DB7_MARK, SSI_SCK0_B_MARK, HIFEBL_B_MARK,
535  DU0_DOTCLKIN_MARK, HSPI_CS0_C_MARK, SSI_WS0_B_MARK,
536  DU0_DOTCLKOUT_MARK, HSPI_CLK0_C_MARK, SSI_SDATA0_B_MARK,
537  DU0_EXHSYNC_DU0_HSYNC_MARK, HSPI_TX0_C_MARK, SSI_SCK1_B_MARK,
538  DU0_EXVSYNC_DU0_VSYNC_MARK, HSPI_RX0_C_MARK, SSI_WS1_B_MARK,
539  DU0_EXODDF_DU0_ODDF_MARK, CAN0_RX_B_MARK, HSCK0_B_MARK,
540  SSI_SDATA1_B_MARK,
541  DU0_DISP_MARK, CAN0_TX_B_MARK, HRX0_B_MARK, AUDIO_CLKA_B_MARK,
542  DU0_CDE_MARK, HTX0_B_MARK, AUDIO_CLKB_B_MARK, LCD_VCPWC_B_MARK,
543  IRQ0_A_MARK, HSPI_TX_B_MARK, RX3_E_MARK, ET0_ERXD0_MARK,
544  IRQ1_A_MARK, HSPI_RX_B_MARK, TX3_E_MARK, ET0_ERXD1_MARK,
545  IRQ2_A_MARK, CTS0_A_MARK, HCTS0_B_MARK, ET0_ERXD2_A_MARK,
546  IRQ3_A_MARK, RTS0_A_MARK, HRTS0_B_MARK, ET0_ERXD3_A_MARK,
547 
548  /* IPSR9 */
549  VI1_CLK_A_MARK, FD0_B_MARK, LCD_DATA0_B_MARK,
550  VI1_0_A_MARK, FD1_B_MARK, LCD_DATA1_B_MARK,
551  VI1_1_A_MARK, FD2_B_MARK, LCD_DATA2_B_MARK,
552  VI1_2_A_MARK, FD3_B_MARK, LCD_DATA3_B_MARK,
553  VI1_3_A_MARK, FD4_B_MARK, LCD_DATA4_B_MARK,
554  VI1_4_A_MARK, FD5_B_MARK, LCD_DATA5_B_MARK,
555  VI1_5_A_MARK, FD6_B_MARK, LCD_DATA6_B_MARK,
556  VI1_6_A_MARK, FD7_B_MARK, LCD_DATA7_B_MARK,
557  VI1_7_A_MARK, FCE_B_MARK, LCD_DATA8_B_MARK,
558  SSI_SCK0_A_MARK, TIOC1A_B_MARK, LCD_DATA9_B_MARK,
559  SSI_WS0_A_MARK, TIOC1B_B_MARK, LCD_DATA10_B_MARK,
560  SSI_SDATA0_A_MARK, VI1_0_B_MARK, TIOC2A_B_MARK, LCD_DATA11_B_MARK,
561  SSI_SCK1_A_MARK, VI1_1_B_MARK, TIOC2B_B_MARK, LCD_DATA12_B_MARK,
562  SSI_WS1_A_MARK, VI1_2_B_MARK, LCD_DATA13_B_MARK,
563  SSI_SDATA1_A_MARK, VI1_3_B_MARK, LCD_DATA14_B_MARK,
564 
565  /* IPSR10 */
566  SSI_SCK23_MARK, VI1_4_B_MARK, RX1_D_MARK, FCLE_B_MARK,
567  LCD_DATA15_B_MARK,
568  SSI_WS23_MARK, VI1_5_B_MARK, TX1_D_MARK, HSCK0_C_MARK,
569  FALE_B_MARK, LCD_DON_B_MARK,
570  SSI_SDATA2_MARK, VI1_6_B_MARK, HRX0_C_MARK, FRE_B_MARK,
571  LCD_CL1_B_MARK,
572  SSI_SDATA3_MARK, VI1_7_B_MARK, HTX0_C_MARK, FWE_B_MARK,
573  LCD_CL2_B_MARK,
574  AUDIO_CLKA_A_MARK, VI1_CLK_B_MARK, SCK1_D_MARK, IECLK_B_MARK,
575  LCD_FLM_B_MARK,
576  AUDIO_CLKB_A_MARK, LCD_CLK_B_MARK,
577  AUDIO_CLKC_MARK, SCK1_E_MARK, HCTS0_C_MARK, FRB_B_MARK,
578  LCD_VEPWC_B_MARK,
579  AUDIO_CLKOUT_MARK, TX1_E_MARK, HRTS0_C_MARK, FSE_B_MARK,
580  LCD_M_DISP_B_MARK,
581  CAN_CLK_A_MARK, RX4_D_MARK,
582  CAN0_TX_A_MARK, TX4_D_MARK, MLB_CLK_MARK,
583  CAN1_RX_A_MARK, IRQ1_B_MARK,
584  CAN0_RX_A_MARK, IRQ0_B_MARK, MLB_SIG_MARK,
585  CAN1_TX_A_MARK, TX5_C_MARK, MLB_DAT_MARK,
586 
587  /* IPSR11 */
588  SCL1_MARK, SCIF_CLK_C_MARK,
589  SDA1_MARK, RX1_E_MARK,
590  SDA0_MARK, HIFEBL_A_MARK,
591  SDSELF_MARK, RTS1_E_MARK,
592  SCIF_CLK_A_MARK, HSPI_CLK_A_MARK, VI0_CLK_MARK, RMII0_TXD0_A_MARK,
593  ET0_ERXD4_MARK,
594  SCK0_A_MARK, HSPI_CS_A_MARK, VI0_CLKENB_MARK, RMII0_TXD1_A_MARK,
595  ET0_ERXD5_MARK,
596  RX0_A_MARK, HSPI_RX_A_MARK, RMII0_RXD0_A_MARK, ET0_ERXD6_MARK,
597  TX0_A_MARK, HSPI_TX_A_MARK,
598  PENC1_MARK, TX3_D_MARK, CAN1_TX_B_MARK, TX5_D_MARK,
599  IETX_B_MARK,
600  USB_OVC1_MARK, RX3_D_MARK, CAN1_RX_B_MARK, RX5_D_MARK,
601  IERX_B_MARK,
602  DREQ0_MARK, SD1_CLK_A_MARK, ET0_TX_EN_MARK,
603  DACK0_MARK, SD1_DAT3_A_MARK, ET0_TX_ER_MARK,
604  DREQ1_MARK, HSPI_CLK_B_MARK, RX4_B_MARK, ET0_PHY_INT_C_MARK,
605  ET0_TX_CLK_A_MARK,
606  DACK1_MARK, HSPI_CS_B_MARK, TX4_B_MARK, ET0_RX_CLK_A_MARK,
607  PRESETOUT_MARK, ST_CLKOUT_MARK,
608 
609  PINMUX_MARK_END,
610 };
611 
612 static pinmux_enum_t pinmux_data[] = {
613  PINMUX_DATA_GP_ALL(), /* PINMUX_DATA(GP_M_N_DATA, GP_M_N_FN...), */
614 
615  PINMUX_DATA(CLKOUT_MARK, FN_CLKOUT),
616  PINMUX_DATA(BS_MARK, FN_BS), PINMUX_DATA(CS0_MARK, FN_CS0),
617  PINMUX_DATA(EX_CS0_MARK, FN_EX_CS0),
618  PINMUX_DATA(RD_MARK, FN_RD), PINMUX_DATA(WE0_MARK, FN_WE0),
619  PINMUX_DATA(WE1_MARK, FN_WE1),
620  PINMUX_DATA(SCL0_MARK, FN_SCL0), PINMUX_DATA(PENC0_MARK, FN_PENC0),
621  PINMUX_DATA(USB_OVC0_MARK, FN_USB_OVC0),
622  PINMUX_DATA(IRQ2_B_MARK, FN_IRQ2_B),
623  PINMUX_DATA(IRQ3_B_MARK, FN_IRQ3_B),
624 
625  /* IPSR0 */
626  PINMUX_IPSR_DATA(IP0_1_0, A0),
627  PINMUX_IPSR_DATA(IP0_1_0, ST0_CLKIN),
628  PINMUX_IPSR_MODSEL_DATA(IP0_1_0, LCD_DATA0_A, SEL_LCDC_0),
629  PINMUX_IPSR_MODSEL_DATA(IP0_1_0, TCLKA_C, SEL_MTU2_CLK_1),
630 
631  PINMUX_IPSR_DATA(IP0_3_2, A1),
632  PINMUX_IPSR_DATA(IP0_3_2, ST0_REQ),
633  PINMUX_IPSR_MODSEL_DATA(IP0_3_2, LCD_DATA1_A, SEL_LCDC_0),
634  PINMUX_IPSR_MODSEL_DATA(IP0_3_2, TCLKB_C, SEL_MTU2_CLK_1),
635 
636  PINMUX_IPSR_DATA(IP0_5_4, A2),
637  PINMUX_IPSR_DATA(IP0_5_4, ST0_SYC),
638  PINMUX_IPSR_MODSEL_DATA(IP0_5_4, LCD_DATA2_A, SEL_LCDC_0),
639  PINMUX_IPSR_MODSEL_DATA(IP0_5_4, TCLKC_C, SEL_MTU2_CLK_1),
640 
641  PINMUX_IPSR_DATA(IP0_7_6, A3),
642  PINMUX_IPSR_DATA(IP0_7_6, ST0_VLD),
643  PINMUX_IPSR_MODSEL_DATA(IP0_7_6, LCD_DATA3_A, SEL_LCDC_0),
644  PINMUX_IPSR_MODSEL_DATA(IP0_7_6, TCLKD_C, SEL_MTU2_CLK_1),
645 
646  PINMUX_IPSR_DATA(IP0_9_8, A4),
647  PINMUX_IPSR_DATA(IP0_9_8, ST0_D0),
648  PINMUX_IPSR_MODSEL_DATA(IP0_9_8, LCD_DATA4_A, SEL_LCDC_0),
649  PINMUX_IPSR_MODSEL_DATA(IP0_9_8, TIOC0A_C, SEL_MTU2_CH0_1),
650 
651  PINMUX_IPSR_DATA(IP0_11_10, A5),
652  PINMUX_IPSR_DATA(IP0_11_10, ST0_D1),
653  PINMUX_IPSR_MODSEL_DATA(IP0_11_10, LCD_DATA5_A, SEL_LCDC_0),
654  PINMUX_IPSR_MODSEL_DATA(IP0_11_10, TIOC0B_C, SEL_MTU2_CH0_1),
655 
656  PINMUX_IPSR_DATA(IP0_13_12, A6),
657  PINMUX_IPSR_DATA(IP0_13_12, ST0_D2),
658  PINMUX_IPSR_MODSEL_DATA(IP0_13_12, LCD_DATA6_A, SEL_LCDC_0),
659  PINMUX_IPSR_MODSEL_DATA(IP0_13_12, TIOC0C_C, SEL_MTU2_CH0_1),
660 
661  PINMUX_IPSR_DATA(IP0_15_14, A7),
662  PINMUX_IPSR_DATA(IP0_15_14, ST0_D3),
663  PINMUX_IPSR_MODSEL_DATA(IP0_15_14, LCD_DATA7_A, SEL_LCDC_0),
664  PINMUX_IPSR_MODSEL_DATA(IP0_15_14, TIOC0D_C, SEL_MTU2_CH0_1),
665 
666  PINMUX_IPSR_DATA(IP0_17_16, A8),
667  PINMUX_IPSR_DATA(IP0_17_16, ST0_D4),
668  PINMUX_IPSR_MODSEL_DATA(IP0_17_16, LCD_DATA8_A, SEL_LCDC_0),
669  PINMUX_IPSR_MODSEL_DATA(IP0_17_16, TIOC1A_C, SEL_MTU2_CH1_2),
670 
671  PINMUX_IPSR_DATA(IP0_19_18, A9),
672  PINMUX_IPSR_DATA(IP0_19_18, ST0_D5),
673  PINMUX_IPSR_MODSEL_DATA(IP0_19_18, LCD_DATA9_A, SEL_LCDC_0),
674  PINMUX_IPSR_MODSEL_DATA(IP0_19_18, TIOC1B_C, SEL_MTU2_CH1_2),
675 
676  PINMUX_IPSR_DATA(IP0_21_20, A10),
677  PINMUX_IPSR_DATA(IP0_21_20, ST0_D6),
678  PINMUX_IPSR_MODSEL_DATA(IP0_21_20, LCD_DATA10_A, SEL_LCDC_0),
679  PINMUX_IPSR_MODSEL_DATA(IP0_21_20, TIOC2A_C, SEL_MTU2_CH2_2),
680 
681  PINMUX_IPSR_DATA(IP0_23_22, A11),
682  PINMUX_IPSR_DATA(IP0_23_22, ST0_D7),
683  PINMUX_IPSR_MODSEL_DATA(IP0_23_22, LCD_DATA11_A, SEL_LCDC_0),
684  PINMUX_IPSR_MODSEL_DATA(IP0_23_22, TIOC2B_C, SEL_MTU2_CH2_2),
685 
686  PINMUX_IPSR_DATA(IP0_25_24, A12),
687  PINMUX_IPSR_MODSEL_DATA(IP0_25_24, LCD_DATA12_A, SEL_LCDC_0),
688  PINMUX_IPSR_MODSEL_DATA(IP0_25_24, TIOC3A_C, SEL_MTU2_CH3_1),
689 
690  PINMUX_IPSR_DATA(IP0_27_26, A13),
691  PINMUX_IPSR_MODSEL_DATA(IP0_27_26, LCD_DATA13_A, SEL_LCDC_0),
692  PINMUX_IPSR_MODSEL_DATA(IP0_27_26, TIOC3B_C, SEL_MTU2_CH3_1),
693 
694  PINMUX_IPSR_DATA(IP0_29_28, A14),
695  PINMUX_IPSR_MODSEL_DATA(IP0_29_28, LCD_DATA14_A, SEL_LCDC_0),
696  PINMUX_IPSR_MODSEL_DATA(IP0_29_28, TIOC3C_C, SEL_MTU2_CH3_1),
697 
698  PINMUX_IPSR_DATA(IP0_31_30, A15),
699  PINMUX_IPSR_DATA(IP0_31_30, ST0_VCO_CLKIN),
700  PINMUX_IPSR_MODSEL_DATA(IP0_31_30, LCD_DATA15_A, SEL_LCDC_0),
701  PINMUX_IPSR_MODSEL_DATA(IP0_31_30, TIOC3D_C, SEL_MTU2_CH3_1),
702 
703 
704  /* IPSR1 */
705  PINMUX_IPSR_DATA(IP1_1_0, A16),
706  PINMUX_IPSR_DATA(IP1_1_0, ST0_PWM),
707  PINMUX_IPSR_MODSEL_DATA(IP1_1_0, LCD_DON_A, SEL_LCDC_0),
708  PINMUX_IPSR_MODSEL_DATA(IP1_1_0, TIOC4A_C, SEL_MTU2_CH4_1),
709 
710  PINMUX_IPSR_DATA(IP1_3_2, A17),
711  PINMUX_IPSR_DATA(IP1_3_2, ST1_VCO_CLKIN),
712  PINMUX_IPSR_MODSEL_DATA(IP1_3_2, LCD_CL1_A, SEL_LCDC_0),
713  PINMUX_IPSR_MODSEL_DATA(IP1_3_2, TIOC4B_C, SEL_MTU2_CH4_1),
714 
715  PINMUX_IPSR_DATA(IP1_5_4, A18),
716  PINMUX_IPSR_DATA(IP1_5_4, ST1_PWM),
717  PINMUX_IPSR_MODSEL_DATA(IP1_5_4, LCD_CL2_A, SEL_LCDC_0),
718  PINMUX_IPSR_MODSEL_DATA(IP1_5_4, TIOC4C_C, SEL_MTU2_CH4_1),
719 
720  PINMUX_IPSR_DATA(IP1_7_6, A19),
721  PINMUX_IPSR_DATA(IP1_7_6, ST1_CLKIN),
722  PINMUX_IPSR_MODSEL_DATA(IP1_7_6, LCD_CLK_A, SEL_LCDC_0),
723  PINMUX_IPSR_MODSEL_DATA(IP1_7_6, TIOC4D_C, SEL_MTU2_CH4_1),
724 
725  PINMUX_IPSR_DATA(IP1_9_8, A20),
726  PINMUX_IPSR_DATA(IP1_9_8, ST1_REQ),
727  PINMUX_IPSR_MODSEL_DATA(IP1_9_8, LCD_FLM_A, SEL_LCDC_0),
728 
729  PINMUX_IPSR_DATA(IP1_11_10, A21),
730  PINMUX_IPSR_DATA(IP1_11_10, ST1_SYC),
731  PINMUX_IPSR_MODSEL_DATA(IP1_11_10, LCD_VCPWC_A, SEL_LCDC_0),
732 
733  PINMUX_IPSR_DATA(IP1_13_12, A22),
734  PINMUX_IPSR_DATA(IP1_13_12, ST1_VLD),
735  PINMUX_IPSR_MODSEL_DATA(IP1_13_12, LCD_VEPWC_A, SEL_LCDC_0),
736 
737  PINMUX_IPSR_DATA(IP1_15_14, A23),
738  PINMUX_IPSR_DATA(IP1_15_14, ST1_D0),
739  PINMUX_IPSR_MODSEL_DATA(IP1_15_14, LCD_M_DISP_A, SEL_LCDC_0),
740 
741  PINMUX_IPSR_DATA(IP1_17_16, A24),
742  PINMUX_IPSR_MODSEL_DATA(IP1_17_16, RX2_D, SEL_SCIF2_3),
743  PINMUX_IPSR_DATA(IP1_17_16, ST1_D1),
744 
745  PINMUX_IPSR_DATA(IP1_19_18, A25),
746  PINMUX_IPSR_MODSEL_DATA(IP1_17_16, RX2_D, SEL_SCIF2_3),
747  PINMUX_IPSR_DATA(IP1_17_16, ST1_D2),
748 
749  PINMUX_IPSR_DATA(IP1_22_20, D0),
750  PINMUX_IPSR_MODSEL_DATA(IP1_22_20, SD0_DAT0_A, SEL_SDHI0_0),
751  PINMUX_IPSR_MODSEL_DATA(IP1_22_20, MMC_D0_A, SEL_MMC_0),
752  PINMUX_IPSR_DATA(IP1_22_20, ST1_D3),
753  PINMUX_IPSR_MODSEL_DATA(IP1_22_20, FD0_A, SEL_FLCTL_0),
754 
755  PINMUX_IPSR_DATA(IP1_25_23, D1),
756  PINMUX_IPSR_MODSEL_DATA(IP1_25_23, SD0_DAT0_A, SEL_SDHI0_0),
757  PINMUX_IPSR_MODSEL_DATA(IP1_25_23, MMC_D1_A, SEL_MMC_0),
758  PINMUX_IPSR_DATA(IP1_25_23, ST1_D4),
759  PINMUX_IPSR_MODSEL_DATA(IP1_25_23, FD1_A, SEL_FLCTL_0),
760 
761  PINMUX_IPSR_DATA(IP1_28_26, D2),
762  PINMUX_IPSR_MODSEL_DATA(IP1_28_26, SD0_DAT0_A, SEL_SDHI0_0),
763  PINMUX_IPSR_MODSEL_DATA(IP1_28_26, MMC_D2_A, SEL_MMC_0),
764  PINMUX_IPSR_DATA(IP1_28_26, ST1_D5),
765  PINMUX_IPSR_MODSEL_DATA(IP1_28_26, FD2_A, SEL_FLCTL_0),
766 
767  PINMUX_IPSR_DATA(IP1_31_29, D3),
768  PINMUX_IPSR_MODSEL_DATA(IP1_31_29, SD0_DAT0_A, SEL_SDHI0_0),
769  PINMUX_IPSR_MODSEL_DATA(IP1_31_29, MMC_D3_A, SEL_MMC_0),
770  PINMUX_IPSR_DATA(IP1_31_29, ST1_D6),
771  PINMUX_IPSR_MODSEL_DATA(IP1_31_29, FD3_A, SEL_FLCTL_0),
772 
773  /* IPSR2 */
774  PINMUX_IPSR_DATA(IP2_2_0, D4),
775  PINMUX_IPSR_MODSEL_DATA(IP2_2_0, SD0_CD_A, SEL_SDHI0_0),
776  PINMUX_IPSR_MODSEL_DATA(IP2_2_0, MMC_D4_A, SEL_MMC_0),
777  PINMUX_IPSR_DATA(IP2_2_0, ST1_D7),
778  PINMUX_IPSR_MODSEL_DATA(IP2_2_0, FD4_A, SEL_FLCTL_0),
779 
780  PINMUX_IPSR_DATA(IP2_4_3, D5),
781  PINMUX_IPSR_MODSEL_DATA(IP2_4_3, SD0_WP_A, SEL_SDHI0_0),
782  PINMUX_IPSR_MODSEL_DATA(IP2_4_3, MMC_D5_A, SEL_MMC_0),
783  PINMUX_IPSR_MODSEL_DATA(IP2_4_3, FD5_A, SEL_FLCTL_0),
784 
785  PINMUX_IPSR_DATA(IP2_7_5, D6),
786  PINMUX_IPSR_MODSEL_DATA(IP2_7_5, RSPI_RSPCK_A, SEL_RSPI_0),
787  PINMUX_IPSR_MODSEL_DATA(IP2_7_5, MMC_D6_A, SEL_MMC_0),
788  PINMUX_IPSR_MODSEL_DATA(IP2_7_5, QSPCLK_A, SEL_RQSPI_0),
789  PINMUX_IPSR_MODSEL_DATA(IP2_7_5, FD6_A, SEL_FLCTL_0),
790 
791  PINMUX_IPSR_DATA(IP2_10_8, D7),
792  PINMUX_IPSR_MODSEL_DATA(IP2_10_8, RSPI_SSL_A, SEL_RSPI_0),
793  PINMUX_IPSR_MODSEL_DATA(IP2_10_8, MMC_D7_A, SEL_MMC_0),
794  PINMUX_IPSR_MODSEL_DATA(IP2_10_8, QSSL_A, SEL_RQSPI_0),
795  PINMUX_IPSR_MODSEL_DATA(IP2_10_8, FD7_A, SEL_FLCTL_0),
796 
797  PINMUX_IPSR_DATA(IP2_13_11, D8),
798  PINMUX_IPSR_MODSEL_DATA(IP2_13_11, SD0_CLK_A, SEL_SDHI0_0),
799  PINMUX_IPSR_MODSEL_DATA(IP2_13_11, MMC_CLK_A, SEL_MMC_0),
800  PINMUX_IPSR_MODSEL_DATA(IP2_13_11, QIO2_A, SEL_RQSPI_0),
801  PINMUX_IPSR_MODSEL_DATA(IP2_13_11, FCE_A, SEL_FLCTL_0),
802  PINMUX_IPSR_MODSEL_DATA(IP2_13_11, ET0_GTX_CLK_B, SEL_ET0_1),
803 
804  PINMUX_IPSR_DATA(IP2_16_14, D9),
805  PINMUX_IPSR_MODSEL_DATA(IP2_16_14, SD0_CMD_A, SEL_SDHI0_0),
806  PINMUX_IPSR_MODSEL_DATA(IP2_16_14, MMC_CMD_A, SEL_MMC_0),
807  PINMUX_IPSR_MODSEL_DATA(IP2_16_14, QIO3_A, SEL_RQSPI_0),
808  PINMUX_IPSR_MODSEL_DATA(IP2_16_14, FCLE_A, SEL_FLCTL_0),
809  PINMUX_IPSR_MODSEL_DATA(IP2_16_14, ET0_ETXD1_B, SEL_ET0_1),
810 
811  PINMUX_IPSR_DATA(IP2_19_17, D10),
812  PINMUX_IPSR_MODSEL_DATA(IP2_19_17, RSPI_MOSI_A, SEL_RSPI_0),
813  PINMUX_IPSR_MODSEL_DATA(IP2_19_17, QMO_QIO0_A, SEL_RQSPI_0),
814  PINMUX_IPSR_MODSEL_DATA(IP2_19_17, FALE_A, SEL_FLCTL_0),
815  PINMUX_IPSR_MODSEL_DATA(IP2_19_17, ET0_ETXD2_B, SEL_ET0_1),
816 
817  PINMUX_IPSR_DATA(IP2_22_20, D11),
818  PINMUX_IPSR_MODSEL_DATA(IP2_22_20, RSPI_MISO_A, SEL_RSPI_0),
819  PINMUX_IPSR_MODSEL_DATA(IP2_22_20, QMI_QIO1_A, SEL_RQSPI_0),
820  PINMUX_IPSR_MODSEL_DATA(IP2_22_20, FRE_A, SEL_FLCTL_0),
821 
822  PINMUX_IPSR_DATA(IP2_24_23, D12),
823  PINMUX_IPSR_MODSEL_DATA(IP2_24_23, FWE_A, SEL_FLCTL_0),
824  PINMUX_IPSR_MODSEL_DATA(IP2_24_23, ET0_ETXD5_B, SEL_ET0_1),
825 
826  PINMUX_IPSR_DATA(IP2_27_25, D13),
827  PINMUX_IPSR_MODSEL_DATA(IP2_27_25, RX2_B, SEL_SCIF2_1),
828  PINMUX_IPSR_MODSEL_DATA(IP2_27_25, FRB_A, SEL_FLCTL_0),
829  PINMUX_IPSR_MODSEL_DATA(IP2_27_25, ET0_ETXD6_B, SEL_ET0_1),
830 
831  PINMUX_IPSR_DATA(IP2_30_28, D14),
832  PINMUX_IPSR_MODSEL_DATA(IP2_30_28, TX2_B, SEL_SCIF2_1),
833  PINMUX_IPSR_MODSEL_DATA(IP2_30_28, FSE_A, SEL_FLCTL_0),
834  PINMUX_IPSR_MODSEL_DATA(IP2_30_28, ET0_TX_CLK_B, SEL_ET0_1),
835 
836  /* IPSR3 */
837  PINMUX_IPSR_DATA(IP3_1_0, D15),
838  PINMUX_IPSR_MODSEL_DATA(IP3_1_0, SCK2_B, SEL_SCIF2_1),
839 
840  PINMUX_IPSR_DATA(IP3_2, CS1_A26),
841  PINMUX_IPSR_MODSEL_DATA(IP3_2, QIO3_B, SEL_RQSPI_1),
842 
843  PINMUX_IPSR_DATA(IP3_5_3, EX_CS1),
844  PINMUX_IPSR_MODSEL_DATA(IP3_5_3, RX3_B, SEL_SCIF2_1),
845  PINMUX_IPSR_DATA(IP3_5_3, ATACS0),
846  PINMUX_IPSR_MODSEL_DATA(IP3_5_3, QIO2_B, SEL_RQSPI_1),
847  PINMUX_IPSR_DATA(IP3_5_3, ET0_ETXD0),
848 
849  PINMUX_IPSR_DATA(IP3_8_6, EX_CS2),
850  PINMUX_IPSR_MODSEL_DATA(IP3_8_6, TX3_B, SEL_SCIF3_1),
851  PINMUX_IPSR_DATA(IP3_8_6, ATACS1),
852  PINMUX_IPSR_MODSEL_DATA(IP3_8_6, QSPCLK_B, SEL_RQSPI_1),
853  PINMUX_IPSR_MODSEL_DATA(IP3_8_6, ET0_GTX_CLK_A, SEL_ET0_0),
854 
855  PINMUX_IPSR_DATA(IP3_11_9, EX_CS3),
856  PINMUX_IPSR_MODSEL_DATA(IP3_11_9, SD1_CD_A, SEL_SDHI1_0),
857  PINMUX_IPSR_DATA(IP3_11_9, ATARD),
858  PINMUX_IPSR_MODSEL_DATA(IP3_11_9, QMO_QIO0_B, SEL_RQSPI_1),
859  PINMUX_IPSR_MODSEL_DATA(IP3_11_9, ET0_ETXD1_A, SEL_ET0_0),
860 
861  PINMUX_IPSR_DATA(IP3_14_12, EX_CS4),
862  PINMUX_IPSR_MODSEL_DATA(IP3_14_12, SD1_WP_A, SEL_SDHI1_0),
863  PINMUX_IPSR_DATA(IP3_14_12, ATAWR),
864  PINMUX_IPSR_MODSEL_DATA(IP3_14_12, QMI_QIO1_B, SEL_RQSPI_1),
865  PINMUX_IPSR_MODSEL_DATA(IP3_14_12, ET0_ETXD2_A, SEL_ET0_0),
866 
867  PINMUX_IPSR_DATA(IP3_17_15, EX_CS5),
868  PINMUX_IPSR_MODSEL_DATA(IP3_17_15, SD1_CMD_A, SEL_SDHI1_0),
869  PINMUX_IPSR_DATA(IP3_17_15, ATADIR),
870  PINMUX_IPSR_MODSEL_DATA(IP3_17_15, QSSL_B, SEL_RQSPI_1),
871  PINMUX_IPSR_MODSEL_DATA(IP3_17_15, ET0_ETXD3_A, SEL_ET0_0),
872 
873  PINMUX_IPSR_DATA(IP3_19_18, RD_WR),
874  PINMUX_IPSR_DATA(IP3_19_18, TCLK0),
875  PINMUX_IPSR_MODSEL_DATA(IP3_19_18, CAN_CLK_B, SEL_RCAN_CLK_1),
876  PINMUX_IPSR_DATA(IP3_19_18, ET0_ETXD4),
877 
878  PINMUX_IPSR_DATA(IP3_20, EX_WAIT0),
879  PINMUX_IPSR_MODSEL_DATA(IP3_20, TCLK1_B, SEL_TMU_1),
880 
881  PINMUX_IPSR_DATA(IP3_23_21, EX_WAIT1),
882  PINMUX_IPSR_MODSEL_DATA(IP3_23_21, SD1_DAT0_A, SEL_SDHI1_0),
883  PINMUX_IPSR_DATA(IP3_23_21, DREQ2),
884  PINMUX_IPSR_MODSEL_DATA(IP3_23_21, CAN1_TX_C, SEL_RCAN1_2),
885  PINMUX_IPSR_MODSEL_DATA(IP3_23_21, ET0_LINK_C, SEL_ET0_CTL_2),
886  PINMUX_IPSR_MODSEL_DATA(IP3_23_21, ET0_ETXD5_A, SEL_ET0_0),
887 
888  PINMUX_IPSR_DATA(IP3_26_24, EX_WAIT2),
889  PINMUX_IPSR_MODSEL_DATA(IP3_26_24, SD1_DAT1_A, SEL_SDHI1_0),
890  PINMUX_IPSR_DATA(IP3_26_24, DACK2),
891  PINMUX_IPSR_MODSEL_DATA(IP3_26_24, CAN1_RX_C, SEL_RCAN1_2),
892  PINMUX_IPSR_MODSEL_DATA(IP3_26_24, ET0_MAGIC_C, SEL_ET0_CTL_2),
893  PINMUX_IPSR_MODSEL_DATA(IP3_26_24, ET0_ETXD6_A, SEL_ET0_0),
894 
895  PINMUX_IPSR_DATA(IP3_29_27, DRACK0),
896  PINMUX_IPSR_MODSEL_DATA(IP3_29_27, SD1_DAT2_A, SEL_SDHI1_0),
897  PINMUX_IPSR_DATA(IP3_29_27, ATAG),
898  PINMUX_IPSR_MODSEL_DATA(IP3_29_27, TCLK1_A, SEL_TMU_0),
899  PINMUX_IPSR_DATA(IP3_29_27, ET0_ETXD7),
900 
901  /* IPSR4 */
902  PINMUX_IPSR_MODSEL_DATA(IP4_2_0, HCTS0_A, SEL_HSCIF_0),
903  PINMUX_IPSR_MODSEL_DATA(IP4_2_0, CTS1_A, SEL_SCIF1_0),
904  PINMUX_IPSR_DATA(IP4_2_0, VI0_FIELD),
905  PINMUX_IPSR_MODSEL_DATA(IP4_2_0, RMII0_RXD1_A, SEL_RMII_0),
906  PINMUX_IPSR_DATA(IP4_2_0, ET0_ERXD7),
907 
908  PINMUX_IPSR_MODSEL_DATA(IP4_5_3, HRTS0_A, SEL_HSCIF_0),
909  PINMUX_IPSR_MODSEL_DATA(IP4_5_3, RTS1_A, SEL_SCIF1_0),
910  PINMUX_IPSR_DATA(IP4_5_3, VI0_HSYNC),
911  PINMUX_IPSR_MODSEL_DATA(IP4_5_3, RMII0_TXD_EN_A, SEL_RMII_0),
912  PINMUX_IPSR_DATA(IP4_5_3, ET0_RX_DV),
913 
914  PINMUX_IPSR_MODSEL_DATA(IP4_8_6, HSCK0_A, SEL_HSCIF_0),
915  PINMUX_IPSR_MODSEL_DATA(IP4_8_6, SCK1_A, SEL_SCIF1_0),
916  PINMUX_IPSR_DATA(IP4_8_6, VI0_VSYNC),
917  PINMUX_IPSR_MODSEL_DATA(IP4_8_6, RMII0_RX_ER_A, SEL_RMII_0),
918  PINMUX_IPSR_DATA(IP4_8_6, ET0_RX_ER),
919 
920  PINMUX_IPSR_MODSEL_DATA(IP4_11_9, HRX0_A, SEL_HSCIF_0),
921  PINMUX_IPSR_MODSEL_DATA(IP4_11_9, RX1_A, SEL_SCIF1_0),
922  PINMUX_IPSR_DATA(IP4_11_9, VI0_DATA0_VI0_B0),
923  PINMUX_IPSR_MODSEL_DATA(IP4_11_9, RMII0_CRS_DV_A, SEL_RMII_0),
924  PINMUX_IPSR_DATA(IP4_11_9, ET0_CRS),
925 
926  PINMUX_IPSR_MODSEL_DATA(IP4_14_12, HTX0_A, SEL_HSCIF_0),
927  PINMUX_IPSR_MODSEL_DATA(IP4_14_12, TX1_A, SEL_SCIF1_0),
928  PINMUX_IPSR_DATA(IP4_14_12, VI0_DATA1_VI0_B1),
929  PINMUX_IPSR_MODSEL_DATA(IP4_14_12, RMII0_MDC_A, SEL_RMII_0),
930  PINMUX_IPSR_DATA(IP4_14_12, ET0_COL),
931 
932  PINMUX_IPSR_MODSEL_DATA(IP4_17_15, CTS0_B, SEL_SCIF0_1),
933  PINMUX_IPSR_DATA(IP4_17_15, VI0_DATA2_VI0_B2),
934  PINMUX_IPSR_MODSEL_DATA(IP4_17_15, RMII0_MDIO_A, SEL_RMII_0),
935  PINMUX_IPSR_DATA(IP4_17_15, ET0_MDC),
936 
937  PINMUX_IPSR_MODSEL_DATA(IP4_19_18, RTS0_B, SEL_SCIF0_1),
938  PINMUX_IPSR_DATA(IP4_19_18, VI0_DATA3_VI0_B3),
939  PINMUX_IPSR_MODSEL_DATA(IP4_19_18, ET0_MDIO_A, SEL_ET0_0),
940 
941  PINMUX_IPSR_MODSEL_DATA(IP4_21_20, SCK1_B, SEL_SCIF1_1),
942  PINMUX_IPSR_DATA(IP4_21_20, VI0_DATA4_VI0_B4),
943  PINMUX_IPSR_MODSEL_DATA(IP4_21_20, ET0_LINK_A, SEL_ET0_CTL_0),
944 
945  PINMUX_IPSR_MODSEL_DATA(IP4_23_22, RX1_B, SEL_SCIF1_1),
946  PINMUX_IPSR_DATA(IP4_23_22, VI0_DATA5_VI0_B5),
947  PINMUX_IPSR_MODSEL_DATA(IP4_23_22, ET0_MAGIC_A, SEL_ET0_CTL_0),
948 
949  PINMUX_IPSR_MODSEL_DATA(IP4_25_24, TX1_B, SEL_SCIF1_1),
950  PINMUX_IPSR_DATA(IP4_25_24, VI0_DATA6_VI0_G0),
951  PINMUX_IPSR_MODSEL_DATA(IP4_25_24, ET0_PHY_INT_A, SEL_ET0_CTL_0),
952 
953  PINMUX_IPSR_MODSEL_DATA(IP4_27_26, CTS1_B, SEL_SCIF1_1),
954  PINMUX_IPSR_DATA(IP4_27_26, VI0_DATA7_VI0_G1),
955 
956  PINMUX_IPSR_MODSEL_DATA(IP4_29_28, RTS1_B, SEL_SCIF1_1),
957  PINMUX_IPSR_DATA(IP4_29_28, VI0_G2),
958 
959  PINMUX_IPSR_MODSEL_DATA(IP4_31_30, SCK2_A, SEL_SCIF2_0),
960  PINMUX_IPSR_DATA(IP4_31_30, VI0_G3),
961 
962  /* IPSR5 */
963  PINMUX_IPSR_MODSEL_DATA(IP5_2_0, SD2_CLK_A, SEL_SDHI2_0),
964  PINMUX_IPSR_MODSEL_DATA(IP5_2_0, RX2_A, SEL_SCIF2_0),
965  PINMUX_IPSR_DATA(IP5_2_0, VI0_G4),
966  PINMUX_IPSR_MODSEL_DATA(IP5_2_0, ET0_RX_CLK_B, SEL_ET0_1),
967 
968  PINMUX_IPSR_MODSEL_DATA(IP5_5_3, SD2_CMD_A, SEL_SDHI2_0),
969  PINMUX_IPSR_MODSEL_DATA(IP5_5_3, TX2_A, SEL_SCIF2_0),
970  PINMUX_IPSR_DATA(IP5_5_3, VI0_G5),
971  PINMUX_IPSR_MODSEL_DATA(IP5_5_3, ET0_ERXD2_B, SEL_ET0_1),
972 
973  PINMUX_IPSR_MODSEL_DATA(IP5_8_6, SD2_DAT0_A, SEL_SDHI2_0),
974  PINMUX_IPSR_MODSEL_DATA(IP5_8_6, RX3_A, SEL_SCIF3_0),
975  PINMUX_IPSR_DATA(IP4_8_6, VI0_R0),
976  PINMUX_IPSR_MODSEL_DATA(IP4_8_6, ET0_ERXD2_B, SEL_ET0_1),
977 
978  PINMUX_IPSR_MODSEL_DATA(IP5_11_9, SD2_DAT1_A, SEL_SDHI2_0),
979  PINMUX_IPSR_MODSEL_DATA(IP5_11_9, TX3_A, SEL_SCIF3_0),
980  PINMUX_IPSR_DATA(IP5_11_9, VI0_R1),
981  PINMUX_IPSR_MODSEL_DATA(IP5_11_9, ET0_MDIO_B, SEL_ET0_1),
982 
983  PINMUX_IPSR_MODSEL_DATA(IP5_14_12, SD2_DAT2_A, SEL_SDHI2_0),
984  PINMUX_IPSR_MODSEL_DATA(IP5_14_12, RX4_A, SEL_SCIF4_0),
985  PINMUX_IPSR_DATA(IP5_14_12, VI0_R2),
986  PINMUX_IPSR_MODSEL_DATA(IP5_14_12, ET0_LINK_B, SEL_ET0_CTL_1),
987 
988  PINMUX_IPSR_MODSEL_DATA(IP5_17_15, SD2_DAT3_A, SEL_SDHI2_0),
989  PINMUX_IPSR_MODSEL_DATA(IP5_17_15, TX4_A, SEL_SCIF4_0),
990  PINMUX_IPSR_DATA(IP5_17_15, VI0_R3),
991  PINMUX_IPSR_MODSEL_DATA(IP5_17_15, ET0_MAGIC_B, SEL_ET0_CTL_1),
992 
993  PINMUX_IPSR_MODSEL_DATA(IP5_20_18, SD2_CD_A, SEL_SDHI2_0),
994  PINMUX_IPSR_MODSEL_DATA(IP5_20_18, RX5_A, SEL_SCIF5_0),
995  PINMUX_IPSR_DATA(IP5_20_18, VI0_R4),
996  PINMUX_IPSR_MODSEL_DATA(IP5_20_18, ET0_PHY_INT_B, SEL_ET0_CTL_1),
997 
998  PINMUX_IPSR_MODSEL_DATA(IP5_22_21, SD2_WP_A, SEL_SDHI2_0),
999  PINMUX_IPSR_MODSEL_DATA(IP5_22_21, TX5_A, SEL_SCIF5_0),
1000  PINMUX_IPSR_DATA(IP5_22_21, VI0_R5),
1001 
1002  PINMUX_IPSR_DATA(IP5_24_23, REF125CK),
1003  PINMUX_IPSR_DATA(IP5_24_23, ADTRG),
1004  PINMUX_IPSR_MODSEL_DATA(IP5_24_23, RX5_C, SEL_SCIF5_2),
1005  PINMUX_IPSR_DATA(IP5_26_25, REF50CK),
1006  PINMUX_IPSR_MODSEL_DATA(IP5_26_25, CTS1_E, SEL_SCIF1_3),
1007  PINMUX_IPSR_MODSEL_DATA(IP5_26_25, HCTS0_D, SEL_HSCIF_3),
1008 
1009  /* IPSR6 */
1010  PINMUX_IPSR_DATA(IP6_2_0, DU0_DR0),
1011  PINMUX_IPSR_MODSEL_DATA(IP6_2_0, SCIF_CLK_B, SEL_SCIF_CLK_1),
1012  PINMUX_IPSR_MODSEL_DATA(IP6_2_0, HRX0_D, SEL_HSCIF_3),
1013  PINMUX_IPSR_MODSEL_DATA(IP6_2_0, IETX_A, SEL_IEBUS_0),
1014  PINMUX_IPSR_MODSEL_DATA(IP6_2_0, TCLKA_A, SEL_MTU2_CLK_0),
1015  PINMUX_IPSR_DATA(IP6_2_0, HIFD00),
1016 
1017  PINMUX_IPSR_DATA(IP6_5_3, DU0_DR1),
1018  PINMUX_IPSR_MODSEL_DATA(IP6_5_3, SCK0_B, SEL_SCIF0_1),
1019  PINMUX_IPSR_MODSEL_DATA(IP6_5_3, HTX0_D, SEL_HSCIF_3),
1020  PINMUX_IPSR_MODSEL_DATA(IP6_5_3, IERX_A, SEL_IEBUS_0),
1021  PINMUX_IPSR_MODSEL_DATA(IP6_5_3, TCLKB_A, SEL_MTU2_CLK_0),
1022  PINMUX_IPSR_DATA(IP6_5_3, HIFD01),
1023 
1024  PINMUX_IPSR_DATA(IP6_7_6, DU0_DR2),
1025  PINMUX_IPSR_MODSEL_DATA(IP6_7_6, RX0_B, SEL_SCIF0_1),
1026  PINMUX_IPSR_MODSEL_DATA(IP6_7_6, TCLKC_A, SEL_MTU2_CLK_0),
1027  PINMUX_IPSR_DATA(IP6_7_6, HIFD02),
1028 
1029  PINMUX_IPSR_DATA(IP6_9_8, DU0_DR3),
1030  PINMUX_IPSR_MODSEL_DATA(IP6_9_8, TX0_B, SEL_SCIF0_1),
1031  PINMUX_IPSR_MODSEL_DATA(IP6_9_8, TCLKD_A, SEL_MTU2_CLK_0),
1032  PINMUX_IPSR_DATA(IP6_9_8, HIFD03),
1033 
1034  PINMUX_IPSR_DATA(IP6_11_10, DU0_DR4),
1035  PINMUX_IPSR_MODSEL_DATA(IP6_11_10, CTS0_C, SEL_SCIF0_2),
1036  PINMUX_IPSR_MODSEL_DATA(IP6_11_10, TIOC0A_A, SEL_MTU2_CH0_0),
1037  PINMUX_IPSR_DATA(IP6_11_10, HIFD04),
1038 
1039  PINMUX_IPSR_DATA(IP6_13_12, DU0_DR5),
1040  PINMUX_IPSR_MODSEL_DATA(IP6_13_12, RTS0_C, SEL_SCIF0_1),
1041  PINMUX_IPSR_MODSEL_DATA(IP6_13_12, TIOC0B_A, SEL_MTU2_CH0_0),
1042  PINMUX_IPSR_DATA(IP6_13_12, HIFD05),
1043 
1044  PINMUX_IPSR_DATA(IP6_15_14, DU0_DR6),
1045  PINMUX_IPSR_MODSEL_DATA(IP6_15_14, SCK1_C, SEL_SCIF1_2),
1046  PINMUX_IPSR_MODSEL_DATA(IP6_15_14, TIOC0C_A, SEL_MTU2_CH0_0),
1047  PINMUX_IPSR_DATA(IP6_15_14, HIFD06),
1048 
1049  PINMUX_IPSR_DATA(IP6_17_16, DU0_DR7),
1050  PINMUX_IPSR_MODSEL_DATA(IP6_17_16, RX1_C, SEL_SCIF1_2),
1051  PINMUX_IPSR_MODSEL_DATA(IP6_17_16, TIOC0D_A, SEL_MTU2_CH0_0),
1052  PINMUX_IPSR_DATA(IP6_17_16, HIFD07),
1053 
1054  PINMUX_IPSR_DATA(IP6_20_18, DU0_DG0),
1055  PINMUX_IPSR_MODSEL_DATA(IP6_20_18, TX1_C, SEL_SCIF1_2),
1056  PINMUX_IPSR_MODSEL_DATA(IP6_20_18, HSCK0_D, SEL_HSCIF_3),
1057  PINMUX_IPSR_MODSEL_DATA(IP6_20_18, IECLK_A, SEL_IEBUS_0),
1058  PINMUX_IPSR_MODSEL_DATA(IP6_20_18, TIOC1A_A, SEL_MTU2_CH1_0),
1059  PINMUX_IPSR_DATA(IP6_20_18, HIFD08),
1060 
1061  PINMUX_IPSR_DATA(IP6_23_21, DU0_DG1),
1062  PINMUX_IPSR_MODSEL_DATA(IP6_23_21, CTS1_C, SEL_SCIF1_2),
1063  PINMUX_IPSR_MODSEL_DATA(IP6_23_21, HRTS0_D, SEL_HSCIF_3),
1064  PINMUX_IPSR_MODSEL_DATA(IP6_23_21, TIOC1B_A, SEL_MTU2_CH1_0),
1065  PINMUX_IPSR_DATA(IP6_23_21, HIFD09),
1066 
1067  /* IPSR7 */
1068  PINMUX_IPSR_DATA(IP7_2_0, DU0_DG2),
1069  PINMUX_IPSR_MODSEL_DATA(IP7_2_0, RTS1_C, SEL_SCIF1_2),
1070  PINMUX_IPSR_MODSEL_DATA(IP7_2_0, RMII0_MDC_B, SEL_RMII_1),
1071  PINMUX_IPSR_MODSEL_DATA(IP7_2_0, TIOC2A_A, SEL_MTU2_CH2_0),
1072  PINMUX_IPSR_DATA(IP7_2_0, HIFD10),
1073 
1074  PINMUX_IPSR_DATA(IP7_5_3, DU0_DG3),
1075  PINMUX_IPSR_MODSEL_DATA(IP7_5_3, SCK2_C, SEL_SCIF2_2),
1076  PINMUX_IPSR_MODSEL_DATA(IP7_5_3, RMII0_MDIO_B, SEL_RMII_1),
1077  PINMUX_IPSR_MODSEL_DATA(IP7_5_3, TIOC2B_A, SEL_MTU2_CH2_0),
1078  PINMUX_IPSR_DATA(IP7_5_3, HIFD11),
1079 
1080  PINMUX_IPSR_DATA(IP7_8_6, DU0_DG4),
1081  PINMUX_IPSR_MODSEL_DATA(IP7_8_6, RX2_C, SEL_SCIF2_2),
1082  PINMUX_IPSR_MODSEL_DATA(IP7_8_6, RMII0_CRS_DV_B, SEL_RMII_1),
1083  PINMUX_IPSR_MODSEL_DATA(IP7_8_6, TIOC3A_A, SEL_MTU2_CH3_0),
1084  PINMUX_IPSR_DATA(IP7_8_6, HIFD12),
1085 
1086  PINMUX_IPSR_DATA(IP7_11_9, DU0_DG5),
1087  PINMUX_IPSR_MODSEL_DATA(IP7_11_9, TX2_C, SEL_SCIF2_2),
1088  PINMUX_IPSR_MODSEL_DATA(IP7_11_9, RMII0_RX_ER_B, SEL_RMII_1),
1089  PINMUX_IPSR_MODSEL_DATA(IP7_11_9, TIOC3B_A, SEL_MTU2_CH3_0),
1090  PINMUX_IPSR_DATA(IP7_11_9, HIFD13),
1091 
1092  PINMUX_IPSR_DATA(IP7_14_12, DU0_DG6),
1093  PINMUX_IPSR_MODSEL_DATA(IP7_14_12, RX3_C, SEL_SCIF3_2),
1094  PINMUX_IPSR_MODSEL_DATA(IP7_14_12, RMII0_RXD0_B, SEL_RMII_1),
1095  PINMUX_IPSR_MODSEL_DATA(IP7_14_12, TIOC3C_A, SEL_MTU2_CH3_0),
1096  PINMUX_IPSR_DATA(IP7_14_12, HIFD14),
1097 
1098  PINMUX_IPSR_DATA(IP7_17_15, DU0_DG7),
1099  PINMUX_IPSR_MODSEL_DATA(IP7_17_15, TX3_C, SEL_SCIF3_2),
1100  PINMUX_IPSR_MODSEL_DATA(IP7_17_15, RMII0_RXD1_B, SEL_RMII_1),
1101  PINMUX_IPSR_MODSEL_DATA(IP7_17_15, TIOC3D_A, SEL_MTU2_CH3_0),
1102  PINMUX_IPSR_DATA(IP7_17_15, HIFD15),
1103 
1104  PINMUX_IPSR_DATA(IP7_20_18, DU0_DB0),
1105  PINMUX_IPSR_MODSEL_DATA(IP7_20_18, RX4_C, SEL_SCIF4_2),
1106  PINMUX_IPSR_MODSEL_DATA(IP7_20_18, RMII0_TXD_EN_B, SEL_RMII_1),
1107  PINMUX_IPSR_MODSEL_DATA(IP7_20_18, TIOC4A_A, SEL_MTU2_CH4_0),
1108  PINMUX_IPSR_DATA(IP7_20_18, HIFCS),
1109 
1110  PINMUX_IPSR_DATA(IP7_23_21, DU0_DB1),
1111  PINMUX_IPSR_MODSEL_DATA(IP7_23_21, TX4_C, SEL_SCIF4_2),
1112  PINMUX_IPSR_MODSEL_DATA(IP7_23_21, RMII0_TXD0_B, SEL_RMII_1),
1113  PINMUX_IPSR_MODSEL_DATA(IP7_23_21, TIOC4B_A, SEL_MTU2_CH4_0),
1114  PINMUX_IPSR_DATA(IP7_23_21, HIFWR),
1115 
1116  PINMUX_IPSR_DATA(IP7_26_24, DU0_DB2),
1117  PINMUX_IPSR_MODSEL_DATA(IP7_26_24, RX5_B, SEL_SCIF5_1),
1118  PINMUX_IPSR_MODSEL_DATA(IP7_26_24, RMII0_TXD1_B, SEL_RMII_1),
1119  PINMUX_IPSR_MODSEL_DATA(IP7_26_24, TIOC4C_A, SEL_MTU2_CH4_0),
1120 
1121  PINMUX_IPSR_DATA(IP7_28_27, DU0_DB3),
1122  PINMUX_IPSR_MODSEL_DATA(IP7_28_27, TX5_B, SEL_SCIF5_1),
1123  PINMUX_IPSR_MODSEL_DATA(IP7_28_27, TIOC4D_A, SEL_MTU2_CH4_0),
1124  PINMUX_IPSR_DATA(IP7_28_27, HIFRD),
1125 
1126  PINMUX_IPSR_DATA(IP7_30_29, DU0_DB4),
1127  PINMUX_IPSR_DATA(IP7_30_29, HIFINT),
1128 
1129  /* IPSR8 */
1130  PINMUX_IPSR_DATA(IP8_1_0, DU0_DB5),
1131  PINMUX_IPSR_DATA(IP8_1_0, HIFDREQ),
1132 
1133  PINMUX_IPSR_DATA(IP8_3_2, DU0_DB6),
1134  PINMUX_IPSR_DATA(IP8_3_2, HIFRDY),
1135 
1136  PINMUX_IPSR_DATA(IP8_5_4, DU0_DB7),
1137  PINMUX_IPSR_MODSEL_DATA(IP8_5_4, SSI_SCK0_B, SEL_SSI0_1),
1138  PINMUX_IPSR_MODSEL_DATA(IP8_5_4, HIFEBL_B, SEL_HIF_1),
1139 
1140  PINMUX_IPSR_DATA(IP8_7_6, DU0_DOTCLKIN),
1141  PINMUX_IPSR_MODSEL_DATA(IP8_7_6, HSPI_CS0_C, SEL_HSPI_2),
1142  PINMUX_IPSR_MODSEL_DATA(IP8_7_6, SSI_WS0_B, SEL_SSI0_1),
1143 
1144  PINMUX_IPSR_DATA(IP8_9_8, DU0_DOTCLKOUT),
1145  PINMUX_IPSR_MODSEL_DATA(IP8_9_8, HSPI_CLK0_C, SEL_HSPI_2),
1146  PINMUX_IPSR_MODSEL_DATA(IP8_9_8, SSI_SDATA0_B, SEL_SSI0_1),
1147 
1148  PINMUX_IPSR_DATA(IP8_11_10, DU0_EXHSYNC_DU0_HSYNC),
1149  PINMUX_IPSR_MODSEL_DATA(IP8_11_10, HSPI_TX0_C, SEL_HSPI_2),
1150  PINMUX_IPSR_MODSEL_DATA(IP8_11_10, SSI_SCK1_B, SEL_SSI1_1),
1151 
1152  PINMUX_IPSR_DATA(IP8_13_12, DU0_EXVSYNC_DU0_VSYNC),
1153  PINMUX_IPSR_MODSEL_DATA(IP8_13_12, HSPI_RX0_C, SEL_HSPI_2),
1154  PINMUX_IPSR_MODSEL_DATA(IP8_13_12, SSI_WS1_B, SEL_SSI1_1),
1155 
1156  PINMUX_IPSR_DATA(IP8_15_14, DU0_EXODDF_DU0_ODDF),
1157  PINMUX_IPSR_MODSEL_DATA(IP8_15_14, CAN0_RX_B, SEL_RCAN0_1),
1158  PINMUX_IPSR_MODSEL_DATA(IP8_15_14, HSCK0_B, SEL_HSCIF_1),
1159  PINMUX_IPSR_MODSEL_DATA(IP8_15_14, SSI_SDATA1_B, SEL_SSI1_1),
1160 
1161  PINMUX_IPSR_DATA(IP8_17_16, DU0_DISP),
1162  PINMUX_IPSR_MODSEL_DATA(IP8_17_16, CAN0_TX_B, SEL_RCAN0_1),
1163  PINMUX_IPSR_MODSEL_DATA(IP8_17_16, HRX0_B, SEL_HSCIF_1),
1164  PINMUX_IPSR_MODSEL_DATA(IP8_17_16, AUDIO_CLKA_B, SEL_AUDIO_CLKA_1),
1165 
1166  PINMUX_IPSR_DATA(IP8_19_18, DU0_CDE),
1167  PINMUX_IPSR_MODSEL_DATA(IP8_19_18, HTX0_B, SEL_HSCIF_1),
1168  PINMUX_IPSR_MODSEL_DATA(IP8_19_18, AUDIO_CLKB_B, SEL_AUDIO_CLKB_1),
1169  PINMUX_IPSR_MODSEL_DATA(IP8_19_18, LCD_VCPWC_B, SEL_LCDC_1),
1170 
1171  PINMUX_IPSR_MODSEL_DATA(IP8_22_20, IRQ0_A, SEL_INTC_0),
1172  PINMUX_IPSR_MODSEL_DATA(IP8_22_20, HSPI_TX_B, SEL_HSPI_1),
1173  PINMUX_IPSR_MODSEL_DATA(IP8_22_20, RX3_E, SEL_SCIF3_4),
1174  PINMUX_IPSR_DATA(IP8_22_20, ET0_ERXD0),
1175 
1176  PINMUX_IPSR_MODSEL_DATA(IP8_25_23, IRQ1_A, SEL_INTC_0),
1177  PINMUX_IPSR_MODSEL_DATA(IP8_25_23, HSPI_RX_B, SEL_HSPI_1),
1178  PINMUX_IPSR_MODSEL_DATA(IP8_25_23, TX3_E, SEL_SCIF3_4),
1179  PINMUX_IPSR_DATA(IP8_25_23, ET0_ERXD1),
1180 
1181  PINMUX_IPSR_MODSEL_DATA(IP8_27_26, IRQ2_A, SEL_INTC_0),
1182  PINMUX_IPSR_MODSEL_DATA(IP8_27_26, CTS0_A, SEL_SCIF0_0),
1183  PINMUX_IPSR_MODSEL_DATA(IP8_27_26, HCTS0_B, SEL_HSCIF_1),
1184  PINMUX_IPSR_MODSEL_DATA(IP8_27_26, ET0_ERXD2_A, SEL_ET0_0),
1185 
1186  PINMUX_IPSR_MODSEL_DATA(IP8_29_28, IRQ3_A, SEL_INTC_0),
1187  PINMUX_IPSR_MODSEL_DATA(IP8_29_28, RTS0_A, SEL_SCIF0_0),
1188  PINMUX_IPSR_MODSEL_DATA(IP8_29_28, HRTS0_B, SEL_HSCIF_1),
1189  PINMUX_IPSR_MODSEL_DATA(IP8_29_28, ET0_ERXD3_A, SEL_ET0_0),
1190 
1191  /* IPSR9 */
1192  PINMUX_IPSR_MODSEL_DATA(IP9_1_0, VI1_CLK_A, SEL_VIN1_0),
1193  PINMUX_IPSR_MODSEL_DATA(IP9_1_0, FD0_B, SEL_FLCTL_1),
1194  PINMUX_IPSR_MODSEL_DATA(IP9_1_0, LCD_DATA0_B, SEL_LCDC_1),
1195 
1196  PINMUX_IPSR_MODSEL_DATA(IP9_3_2, VI1_0_A, SEL_VIN1_0),
1197  PINMUX_IPSR_MODSEL_DATA(IP9_3_2, FD1_B, SEL_FLCTL_1),
1198  PINMUX_IPSR_MODSEL_DATA(IP9_3_2, LCD_DATA1_B, SEL_LCDC_1),
1199 
1200  PINMUX_IPSR_MODSEL_DATA(IP9_5_4, VI1_1_A, SEL_VIN1_0),
1201  PINMUX_IPSR_MODSEL_DATA(IP9_5_4, FD2_B, SEL_FLCTL_1),
1202  PINMUX_IPSR_MODSEL_DATA(IP9_5_4, LCD_DATA2_B, SEL_LCDC_1),
1203 
1204  PINMUX_IPSR_MODSEL_DATA(IP9_7_6, VI1_2_A, SEL_VIN1_0),
1205  PINMUX_IPSR_MODSEL_DATA(IP9_7_6, FD3_B, SEL_FLCTL_1),
1206  PINMUX_IPSR_MODSEL_DATA(IP9_7_6, LCD_DATA3_B, SEL_LCDC_1),
1207 
1208  PINMUX_IPSR_MODSEL_DATA(IP9_9_8, VI1_3_A, SEL_VIN1_0),
1209  PINMUX_IPSR_MODSEL_DATA(IP9_9_8, FD4_B, SEL_FLCTL_1),
1210  PINMUX_IPSR_MODSEL_DATA(IP9_9_8, LCD_DATA4_B, SEL_LCDC_1),
1211 
1212  PINMUX_IPSR_MODSEL_DATA(IP9_11_10, VI1_4_A, SEL_VIN1_0),
1213  PINMUX_IPSR_MODSEL_DATA(IP9_11_10, FD5_B, SEL_FLCTL_1),
1214  PINMUX_IPSR_MODSEL_DATA(IP9_11_10, LCD_DATA5_B, SEL_LCDC_1),
1215 
1216  PINMUX_IPSR_MODSEL_DATA(IP9_13_12, VI1_5_A, SEL_VIN1_0),
1217  PINMUX_IPSR_MODSEL_DATA(IP9_13_12, FD6_B, SEL_FLCTL_1),
1218  PINMUX_IPSR_MODSEL_DATA(IP9_13_12, LCD_DATA6_B, SEL_LCDC_1),
1219 
1220  PINMUX_IPSR_MODSEL_DATA(IP9_15_14, VI1_6_A, SEL_VIN1_0),
1221  PINMUX_IPSR_MODSEL_DATA(IP9_15_14, FD7_B, SEL_FLCTL_1),
1222  PINMUX_IPSR_MODSEL_DATA(IP9_15_14, LCD_DATA7_B, SEL_LCDC_1),
1223 
1224  PINMUX_IPSR_MODSEL_DATA(IP9_17_16, VI1_7_A, SEL_VIN1_0),
1225  PINMUX_IPSR_MODSEL_DATA(IP9_17_16, FCE_B, SEL_FLCTL_1),
1226  PINMUX_IPSR_MODSEL_DATA(IP9_17_16, LCD_DATA8_B, SEL_LCDC_1),
1227 
1228  PINMUX_IPSR_MODSEL_DATA(IP9_19_18, SSI_SCK0_A, SEL_SSI0_0),
1229  PINMUX_IPSR_MODSEL_DATA(IP9_19_18, TIOC1A_B, SEL_MTU2_CH1_1),
1230  PINMUX_IPSR_MODSEL_DATA(IP9_19_18, LCD_DATA9_B, SEL_LCDC_1),
1231 
1232  PINMUX_IPSR_MODSEL_DATA(IP9_21_20, SSI_WS0_A, SEL_SSI0_0),
1233  PINMUX_IPSR_MODSEL_DATA(IP9_21_20, TIOC1B_B, SEL_MTU2_CH1_1),
1234  PINMUX_IPSR_MODSEL_DATA(IP9_21_20, LCD_DATA10_B, SEL_LCDC_1),
1235 
1236  PINMUX_IPSR_MODSEL_DATA(IP9_23_22, SSI_SDATA0_A, SEL_SSI0_0),
1237  PINMUX_IPSR_MODSEL_DATA(IP9_23_22, VI1_0_B, SEL_VIN1_1),
1238  PINMUX_IPSR_MODSEL_DATA(IP9_23_22, TIOC2A_B, SEL_MTU2_CH2_1),
1239  PINMUX_IPSR_MODSEL_DATA(IP9_23_22, LCD_DATA11_B, SEL_LCDC_1),
1240 
1241  PINMUX_IPSR_MODSEL_DATA(IP9_25_24, SSI_SCK1_A, SEL_SSI1_0),
1242  PINMUX_IPSR_MODSEL_DATA(IP9_25_24, VI1_1_B, SEL_VIN1_1),
1243  PINMUX_IPSR_MODSEL_DATA(IP9_25_24, TIOC2B_B, SEL_MTU2_CH2_1),
1244  PINMUX_IPSR_MODSEL_DATA(IP9_25_24, LCD_DATA12_B, SEL_LCDC_1),
1245 
1246  PINMUX_IPSR_MODSEL_DATA(IP9_27_26, SSI_WS1_A, SEL_SSI1_0),
1247  PINMUX_IPSR_MODSEL_DATA(IP9_27_26, VI1_2_B, SEL_VIN1_1),
1248  PINMUX_IPSR_MODSEL_DATA(IP9_27_26, LCD_DATA13_B, SEL_LCDC_1),
1249 
1250  PINMUX_IPSR_MODSEL_DATA(IP9_29_28, SSI_SDATA1_A, SEL_SSI1_0),
1251  PINMUX_IPSR_MODSEL_DATA(IP9_29_28, VI1_3_B, SEL_VIN1_1),
1252  PINMUX_IPSR_MODSEL_DATA(IP9_29_28, LCD_DATA14_B, SEL_LCDC_1),
1253 
1254  /* IPSE10 */
1255  PINMUX_IPSR_DATA(IP10_2_0, SSI_SCK23),
1256  PINMUX_IPSR_MODSEL_DATA(IP10_2_0, VI1_4_B, SEL_VIN1_1),
1257  PINMUX_IPSR_MODSEL_DATA(IP10_2_0, RX1_D, SEL_SCIF1_3),
1258  PINMUX_IPSR_MODSEL_DATA(IP10_2_0, FCLE_B, SEL_FLCTL_1),
1259  PINMUX_IPSR_MODSEL_DATA(IP10_2_0, LCD_DATA15_B, SEL_LCDC_1),
1260 
1261  PINMUX_IPSR_DATA(IP10_5_3, SSI_WS23),
1262  PINMUX_IPSR_MODSEL_DATA(IP10_5_3, VI1_5_B, SEL_VIN1_1),
1263  PINMUX_IPSR_MODSEL_DATA(IP10_5_3, TX1_D, SEL_SCIF1_3),
1264  PINMUX_IPSR_MODSEL_DATA(IP10_5_3, HSCK0_C, SEL_HSCIF_2),
1265  PINMUX_IPSR_MODSEL_DATA(IP10_5_3, FALE_B, SEL_FLCTL_1),
1266  PINMUX_IPSR_MODSEL_DATA(IP10_5_3, LCD_DON_B, SEL_LCDC_1),
1267 
1268  PINMUX_IPSR_DATA(IP10_8_6, SSI_SDATA2),
1269  PINMUX_IPSR_MODSEL_DATA(IP10_8_6, VI1_6_B, SEL_VIN1_1),
1270  PINMUX_IPSR_MODSEL_DATA(IP10_8_6, HRX0_C, SEL_HSCIF_2),
1271  PINMUX_IPSR_MODSEL_DATA(IP10_8_6, FRE_B, SEL_FLCTL_1),
1272  PINMUX_IPSR_MODSEL_DATA(IP10_8_6, LCD_CL1_B, SEL_LCDC_1),
1273 
1274  PINMUX_IPSR_DATA(IP10_11_9, SSI_SDATA3),
1275  PINMUX_IPSR_MODSEL_DATA(IP10_11_9, VI1_7_B, SEL_VIN1_1),
1276  PINMUX_IPSR_MODSEL_DATA(IP10_11_9, HTX0_C, SEL_HSCIF_2),
1277  PINMUX_IPSR_MODSEL_DATA(IP10_11_9, FWE_B, SEL_FLCTL_1),
1278  PINMUX_IPSR_MODSEL_DATA(IP10_11_9, LCD_CL2_B, SEL_LCDC_1),
1279 
1280  PINMUX_IPSR_MODSEL_DATA(IP10_14_12, AUDIO_CLKA_A, SEL_AUDIO_CLKA_0),
1281  PINMUX_IPSR_MODSEL_DATA(IP10_14_12, VI1_CLK_B, SEL_VIN1_1),
1282  PINMUX_IPSR_MODSEL_DATA(IP10_14_12, SCK1_D, SEL_SCIF1_3),
1283  PINMUX_IPSR_MODSEL_DATA(IP10_14_12, IECLK_B, SEL_IEBUS_1),
1284  PINMUX_IPSR_MODSEL_DATA(IP10_14_12, LCD_FLM_B, SEL_LCDC_1),
1285 
1286  PINMUX_IPSR_MODSEL_DATA(IP10_15, AUDIO_CLKB_A, SEL_AUDIO_CLKB_0),
1287  PINMUX_IPSR_MODSEL_DATA(IP10_15, LCD_CLK_B, SEL_LCDC_1),
1288 
1289  PINMUX_IPSR_DATA(IP10_18_16, AUDIO_CLKC),
1290  PINMUX_IPSR_MODSEL_DATA(IP10_18_16, SCK1_E, SEL_SCIF1_4),
1291  PINMUX_IPSR_MODSEL_DATA(IP10_18_16, HCTS0_C, SEL_HSCIF_2),
1292  PINMUX_IPSR_MODSEL_DATA(IP10_18_16, FRB_B, SEL_FLCTL_1),
1293  PINMUX_IPSR_MODSEL_DATA(IP10_18_16, LCD_VEPWC_B, SEL_LCDC_1),
1294 
1295  PINMUX_IPSR_DATA(IP10_21_19, AUDIO_CLKOUT),
1296  PINMUX_IPSR_MODSEL_DATA(IP10_21_19, TX1_E, SEL_SCIF1_4),
1297  PINMUX_IPSR_MODSEL_DATA(IP10_21_19, HRTS0_C, SEL_HSCIF_2),
1298  PINMUX_IPSR_MODSEL_DATA(IP10_21_19, FSE_B, SEL_FLCTL_1),
1299  PINMUX_IPSR_MODSEL_DATA(IP10_21_19, LCD_M_DISP_B, SEL_LCDC_1),
1300 
1301  PINMUX_IPSR_MODSEL_DATA(IP10_22, CAN_CLK_A, SEL_RCAN_CLK_0),
1302  PINMUX_IPSR_MODSEL_DATA(IP10_22, RX4_D, SEL_SCIF4_3),
1303 
1304  PINMUX_IPSR_MODSEL_DATA(IP10_24_23, CAN0_TX_A, SEL_RCAN0_0),
1305  PINMUX_IPSR_MODSEL_DATA(IP10_24_23, TX4_D, SEL_SCIF4_3),
1306  PINMUX_IPSR_DATA(IP10_24_23, MLB_CLK),
1307 
1308  PINMUX_IPSR_MODSEL_DATA(IP10_25, CAN1_RX_A, SEL_RCAN1_0),
1309  PINMUX_IPSR_MODSEL_DATA(IP10_25, IRQ1_B, SEL_INTC_1),
1310 
1311  PINMUX_IPSR_MODSEL_DATA(IP10_27_26, CAN0_RX_A, SEL_RCAN0_0),
1312  PINMUX_IPSR_MODSEL_DATA(IP10_27_26, IRQ0_B, SEL_INTC_1),
1313  PINMUX_IPSR_DATA(IP10_27_26, MLB_SIG),
1314 
1315  PINMUX_IPSR_MODSEL_DATA(IP10_29_28, CAN1_TX_A, SEL_RCAN1_0),
1316  PINMUX_IPSR_MODSEL_DATA(IP10_29_28, TX5_C, SEL_SCIF1_2),
1317  PINMUX_IPSR_DATA(IP10_29_28, MLB_DAT),
1318 
1319  /* IPSR11 */
1320  PINMUX_IPSR_DATA(IP11_0, SCL1),
1321  PINMUX_IPSR_MODSEL_DATA(IP11_0, SCIF_CLK_C, SEL_SCIF_CLK_2),
1322 
1323  PINMUX_IPSR_DATA(IP11_1, SDA1),
1324  PINMUX_IPSR_MODSEL_DATA(IP11_0, RX1_E, SEL_SCIF1_4),
1325 
1326  PINMUX_IPSR_DATA(IP11_2, SDA0),
1327  PINMUX_IPSR_MODSEL_DATA(IP11_2, HIFEBL_A, SEL_HIF_0),
1328 
1329  PINMUX_IPSR_DATA(IP11_3, SDSELF),
1330  PINMUX_IPSR_MODSEL_DATA(IP11_3, RTS1_E, SEL_SCIF1_3),
1331 
1332  PINMUX_IPSR_MODSEL_DATA(IP11_6_4, SCIF_CLK_A, SEL_SCIF_CLK_0),
1333  PINMUX_IPSR_MODSEL_DATA(IP11_6_4, HSPI_CLK_A, SEL_HSPI_0),
1334  PINMUX_IPSR_DATA(IP11_6_4, VI0_CLK),
1335  PINMUX_IPSR_MODSEL_DATA(IP11_6_4, RMII0_TXD0_A, SEL_RMII_0),
1336  PINMUX_IPSR_DATA(IP11_6_4, ET0_ERXD4),
1337 
1338  PINMUX_IPSR_MODSEL_DATA(IP11_9_7, SCK0_A, SEL_SCIF0_0),
1339  PINMUX_IPSR_MODSEL_DATA(IP11_9_7, HSPI_CS_A, SEL_HSPI_0),
1340  PINMUX_IPSR_DATA(IP11_9_7, VI0_CLKENB),
1341  PINMUX_IPSR_MODSEL_DATA(IP11_9_7, RMII0_TXD1_A, SEL_RMII_0),
1342  PINMUX_IPSR_DATA(IP11_9_7, ET0_ERXD5),
1343 
1344  PINMUX_IPSR_MODSEL_DATA(IP11_11_10, RX0_A, SEL_SCIF0_0),
1345  PINMUX_IPSR_MODSEL_DATA(IP11_11_10, HSPI_RX_A, SEL_HSPI_0),
1346  PINMUX_IPSR_MODSEL_DATA(IP11_11_10, RMII0_RXD0_A, SEL_RMII_0),
1347  PINMUX_IPSR_DATA(IP11_11_10, ET0_ERXD6),
1348 
1349  PINMUX_IPSR_MODSEL_DATA(IP11_12, TX0_A, SEL_SCIF0_0),
1350  PINMUX_IPSR_MODSEL_DATA(IP11_12, HSPI_TX_A, SEL_HSPI_0),
1351 
1352  PINMUX_IPSR_DATA(IP11_15_13, PENC1),
1353  PINMUX_IPSR_MODSEL_DATA(IP11_15_13, TX3_D, SEL_SCIF3_3),
1354  PINMUX_IPSR_MODSEL_DATA(IP11_15_13, CAN1_TX_B, SEL_RCAN1_1),
1355  PINMUX_IPSR_MODSEL_DATA(IP11_15_13, TX5_D, SEL_SCIF5_3),
1356  PINMUX_IPSR_MODSEL_DATA(IP11_15_13, IETX_B, SEL_IEBUS_1),
1357 
1358  PINMUX_IPSR_DATA(IP11_18_16, USB_OVC1),
1359  PINMUX_IPSR_MODSEL_DATA(IP11_18_16, RX3_D, SEL_SCIF3_3),
1360  PINMUX_IPSR_MODSEL_DATA(IP11_18_16, CAN1_RX_B, SEL_RCAN1_1),
1361  PINMUX_IPSR_MODSEL_DATA(IP11_18_16, RX5_D, SEL_SCIF5_3),
1362  PINMUX_IPSR_MODSEL_DATA(IP11_18_16, IERX_B, SEL_IEBUS_1),
1363 
1364  PINMUX_IPSR_DATA(IP11_20_19, DREQ0),
1365  PINMUX_IPSR_MODSEL_DATA(IP11_20_19, SD1_CLK_A, SEL_SDHI1_0),
1366  PINMUX_IPSR_DATA(IP11_20_19, ET0_TX_EN),
1367 
1368  PINMUX_IPSR_DATA(IP11_22_21, DACK0),
1369  PINMUX_IPSR_MODSEL_DATA(IP11_22_21, SD1_DAT3_A, SEL_SDHI1_0),
1370  PINMUX_IPSR_DATA(IP11_22_21, ET0_TX_ER),
1371 
1372  PINMUX_IPSR_DATA(IP11_25_23, DREQ1),
1373  PINMUX_IPSR_MODSEL_DATA(IP11_25_23, HSPI_CLK_B, SEL_HSPI_1),
1374  PINMUX_IPSR_MODSEL_DATA(IP11_25_23, RX4_B, SEL_SCIF4_1),
1375  PINMUX_IPSR_MODSEL_DATA(IP11_25_23, ET0_PHY_INT_C, SEL_ET0_CTL_0),
1376  PINMUX_IPSR_MODSEL_DATA(IP11_25_23, ET0_TX_CLK_A, SEL_ET0_0),
1377 
1378  PINMUX_IPSR_DATA(IP11_27_26, DACK1),
1379  PINMUX_IPSR_MODSEL_DATA(IP11_27_26, HSPI_CS_B, SEL_HSPI_1),
1380  PINMUX_IPSR_MODSEL_DATA(IP11_27_26, TX4_B, SEL_SCIF3_1),
1381  PINMUX_IPSR_MODSEL_DATA(IP11_27_26, ET0_RX_CLK_A, SEL_ET0_0),
1382 
1383  PINMUX_IPSR_DATA(IP11_28, PRESETOUT),
1384  PINMUX_IPSR_DATA(IP11_28, ST_CLKOUT),
1385 };
1386 
1387 static struct pinmux_gpio pinmux_gpios[] = {
1388  PINMUX_GPIO_GP_ALL(),
1389 
1390  GPIO_FN(CLKOUT), GPIO_FN(BS), GPIO_FN(CS0), GPIO_FN(EX_CS0),
1391  GPIO_FN(RD), GPIO_FN(WE0), GPIO_FN(WE1),
1392  GPIO_FN(SCL0), GPIO_FN(PENC0), GPIO_FN(USB_OVC0),
1393  GPIO_FN(IRQ2_B), GPIO_FN(IRQ3_B),
1394 
1395  /* IPSR0 */
1396  GPIO_FN(A0), GPIO_FN(ST0_CLKIN), GPIO_FN(LCD_DATA0_A),
1397  GPIO_FN(TCLKA_C),
1398  GPIO_FN(A1), GPIO_FN(ST0_REQ), GPIO_FN(LCD_DATA1_A),
1399  GPIO_FN(TCLKB_C),
1400  GPIO_FN(A2), GPIO_FN(ST0_SYC), GPIO_FN(LCD_DATA2_A),
1401  GPIO_FN(TCLKC_C),
1402  GPIO_FN(A3), GPIO_FN(ST0_VLD), GPIO_FN(LCD_DATA3_A),
1403  GPIO_FN(TCLKD_C),
1404  GPIO_FN(A4), GPIO_FN(ST0_D0), GPIO_FN(LCD_DATA4_A),
1405  GPIO_FN(TIOC0A_C),
1406  GPIO_FN(A5), GPIO_FN(ST0_D1), GPIO_FN(LCD_DATA5_A),
1407  GPIO_FN(TIOC0B_C),
1408  GPIO_FN(A6), GPIO_FN(ST0_D2), GPIO_FN(LCD_DATA6_A),
1409  GPIO_FN(TIOC0C_C),
1410  GPIO_FN(A7), GPIO_FN(ST0_D3), GPIO_FN(LCD_DATA7_A),
1411  GPIO_FN(TIOC0D_C),
1412  GPIO_FN(A8), GPIO_FN(ST0_D4), GPIO_FN(LCD_DATA8_A),
1413  GPIO_FN(TIOC1A_C),
1414  GPIO_FN(A9), GPIO_FN(ST0_D5), GPIO_FN(LCD_DATA9_A),
1415  GPIO_FN(TIOC1B_C),
1416  GPIO_FN(A10), GPIO_FN(ST0_D6), GPIO_FN(LCD_DATA10_A),
1417  GPIO_FN(TIOC2A_C),
1418  GPIO_FN(A11), GPIO_FN(ST0_D7), GPIO_FN(LCD_DATA11_A),
1419  GPIO_FN(TIOC2B_C),
1420  GPIO_FN(A12), GPIO_FN(LCD_DATA12_A), GPIO_FN(TIOC3A_C),
1421  GPIO_FN(A13), GPIO_FN(LCD_DATA13_A), GPIO_FN(TIOC3B_C),
1422  GPIO_FN(A14), GPIO_FN(LCD_DATA14_A), GPIO_FN(TIOC3C_C),
1423  GPIO_FN(A15), GPIO_FN(ST0_VCO_CLKIN), GPIO_FN(LCD_DATA15_A),
1424  GPIO_FN(TIOC3D_C),
1425 
1426  /* IPSR1 */
1427  GPIO_FN(A16), GPIO_FN(ST0_PWM), GPIO_FN(LCD_DON_A),
1428  GPIO_FN(TIOC4A_C),
1429  GPIO_FN(A17), GPIO_FN(ST1_VCO_CLKIN), GPIO_FN(LCD_CL1_A),
1430  GPIO_FN(TIOC4B_C),
1431  GPIO_FN(A18), GPIO_FN(ST1_PWM), GPIO_FN(LCD_CL2_A),
1432  GPIO_FN(TIOC4C_C),
1433  GPIO_FN(A19), GPIO_FN(ST1_CLKIN), GPIO_FN(LCD_CLK_A),
1434  GPIO_FN(TIOC4D_C),
1435  GPIO_FN(A20), GPIO_FN(ST1_REQ), GPIO_FN(LCD_FLM_A),
1436  GPIO_FN(A21), GPIO_FN(ST1_SYC), GPIO_FN(LCD_VCPWC_A),
1437  GPIO_FN(A22), GPIO_FN(ST1_VLD), GPIO_FN(LCD_VEPWC_A),
1438  GPIO_FN(A23), GPIO_FN(ST1_D0), GPIO_FN(LCD_M_DISP_A),
1439  GPIO_FN(A24), GPIO_FN(RX2_D), GPIO_FN(ST1_D1),
1440  GPIO_FN(A25), GPIO_FN(TX2_D), GPIO_FN(ST1_D2),
1441  GPIO_FN(D0), GPIO_FN(SD0_DAT0_A), GPIO_FN(MMC_D0_A),
1442  GPIO_FN(ST1_D3), GPIO_FN(FD0_A),
1443  GPIO_FN(D1), GPIO_FN(SD0_DAT1_A), GPIO_FN(MMC_D1_A),
1444  GPIO_FN(ST1_D4), GPIO_FN(FD1_A),
1445  GPIO_FN(D2), GPIO_FN(SD0_DAT2_A), GPIO_FN(MMC_D2_A),
1446  GPIO_FN(ST1_D5), GPIO_FN(FD2_A),
1447  GPIO_FN(D3), GPIO_FN(SD0_DAT3_A), GPIO_FN(MMC_D3_A),
1448  GPIO_FN(ST1_D6), GPIO_FN(FD3_A),
1449 
1450  /* IPSR2 */
1451  GPIO_FN(D4), GPIO_FN(SD0_CD_A), GPIO_FN(MMC_D4_A), GPIO_FN(ST1_D7),
1452  GPIO_FN(FD4_A),
1453  GPIO_FN(D5), GPIO_FN(SD0_WP_A), GPIO_FN(MMC_D5_A), GPIO_FN(FD5_A),
1454  GPIO_FN(D6), GPIO_FN(RSPI_RSPCK_A), GPIO_FN(MMC_D6_A),
1455  GPIO_FN(QSPCLK_A),
1456  GPIO_FN(FD6_A),
1457  GPIO_FN(D7), GPIO_FN(RSPI_SSL_A), GPIO_FN(MMC_D7_A), GPIO_FN(QSSL_A),
1458  GPIO_FN(FD7_A),
1459  GPIO_FN(D8), GPIO_FN(SD0_CLK_A), GPIO_FN(MMC_CLK_A), GPIO_FN(QIO2_A),
1460  GPIO_FN(FCE_A), GPIO_FN(ET0_GTX_CLK_B),
1461  GPIO_FN(D9), GPIO_FN(SD0_CMD_A), GPIO_FN(MMC_CMD_A), GPIO_FN(QIO3_A),
1462  GPIO_FN(FCLE_A), GPIO_FN(ET0_ETXD1_B),
1463  GPIO_FN(D10), GPIO_FN(RSPI_MOSI_A), GPIO_FN(QMO_QIO0_A),
1464  GPIO_FN(FALE_A), GPIO_FN(ET0_ETXD2_B),
1465  GPIO_FN(D11), GPIO_FN(RSPI_MISO_A), GPIO_FN(QMI_QIO1_A), GPIO_FN(FRE_A),
1466  GPIO_FN(ET0_ETXD3_B),
1467  GPIO_FN(D12), GPIO_FN(FWE_A), GPIO_FN(ET0_ETXD5_B),
1468  GPIO_FN(D13), GPIO_FN(RX2_B), GPIO_FN(FRB_A), GPIO_FN(ET0_ETXD6_B),
1469  GPIO_FN(D14), GPIO_FN(TX2_B), GPIO_FN(FSE_A), GPIO_FN(ET0_TX_CLK_B),
1470 
1471  /* IPSR3 */
1472  GPIO_FN(D15), GPIO_FN(SCK2_B),
1473  GPIO_FN(CS1_A26), GPIO_FN(QIO3_B),
1474  GPIO_FN(EX_CS1), GPIO_FN(RX3_B), GPIO_FN(ATACS0), GPIO_FN(QIO2_B),
1475  GPIO_FN(ET0_ETXD0),
1476  GPIO_FN(EX_CS2), GPIO_FN(TX3_B), GPIO_FN(ATACS1), GPIO_FN(QSPCLK_B),
1477  GPIO_FN(ET0_GTX_CLK_A),
1478  GPIO_FN(EX_CS3), GPIO_FN(SD1_CD_A), GPIO_FN(ATARD), GPIO_FN(QMO_QIO0_B),
1479  GPIO_FN(ET0_ETXD1_A),
1480  GPIO_FN(EX_CS4), GPIO_FN(SD1_WP_A), GPIO_FN(ATAWR), GPIO_FN(QMI_QIO1_B),
1481  GPIO_FN(ET0_ETXD2_A),
1482  GPIO_FN(EX_CS5), GPIO_FN(SD1_CMD_A), GPIO_FN(ATADIR), GPIO_FN(QSSL_B),
1483  GPIO_FN(ET0_ETXD3_A),
1484  GPIO_FN(RD_WR), GPIO_FN(TCLK1_B),
1485  GPIO_FN(EX_WAIT0), GPIO_FN(TCLK1_B),
1486  GPIO_FN(EX_WAIT1), GPIO_FN(SD1_DAT0_A), GPIO_FN(DREQ2),
1487  GPIO_FN(CAN1_TX_C), GPIO_FN(ET0_LINK_C), GPIO_FN(ET0_ETXD5_A),
1488  GPIO_FN(EX_WAIT2), GPIO_FN(SD1_DAT1_A), GPIO_FN(DACK2),
1489  GPIO_FN(CAN1_RX_C), GPIO_FN(ET0_MAGIC_C), GPIO_FN(ET0_ETXD6_A),
1490  GPIO_FN(DRACK0), GPIO_FN(SD1_DAT2_A), GPIO_FN(ATAG), GPIO_FN(TCLK1_A),
1491  GPIO_FN(ET0_ETXD7),
1492 
1493  /* IPSR4 */
1494  GPIO_FN(HCTS0_A), GPIO_FN(CTS1_A), GPIO_FN(VI0_FIELD),
1495  GPIO_FN(RMII0_RXD1_A), GPIO_FN(ET0_ERXD7),
1496  GPIO_FN(HRTS0_A), GPIO_FN(RTS1_A), GPIO_FN(VI0_HSYNC),
1497  GPIO_FN(RMII0_TXD_EN_A), GPIO_FN(ET0_RX_DV),
1498  GPIO_FN(HSCK0_A), GPIO_FN(SCK1_A), GPIO_FN(VI0_VSYNC),
1499  GPIO_FN(RMII0_RX_ER_A), GPIO_FN(ET0_RX_ER),
1500  GPIO_FN(HRX0_A), GPIO_FN(RX1_A), GPIO_FN(VI0_DATA0_VI0_B0),
1501  GPIO_FN(RMII0_CRS_DV_A), GPIO_FN(ET0_CRS),
1502  GPIO_FN(HTX0_A), GPIO_FN(TX1_A), GPIO_FN(VI0_DATA1_VI0_B1),
1503  GPIO_FN(RMII0_MDC_A), GPIO_FN(ET0_COL),
1504  GPIO_FN(CTS0_B), GPIO_FN(VI0_DATA2_VI0_B2), GPIO_FN(RMII0_MDIO_A),
1505  GPIO_FN(ET0_MDC),
1506  GPIO_FN(RTS0_B), GPIO_FN(VI0_DATA3_VI0_B3), GPIO_FN(ET0_MDIO_A),
1507  GPIO_FN(SCK1_B), GPIO_FN(VI0_DATA4_VI0_B4), GPIO_FN(ET0_LINK_A),
1508  GPIO_FN(RX1_B), GPIO_FN(VI0_DATA5_VI0_B5), GPIO_FN(ET0_MAGIC_A),
1509  GPIO_FN(TX1_B), GPIO_FN(VI0_DATA6_VI0_G0), GPIO_FN(ET0_PHY_INT_A),
1510  GPIO_FN(CTS1_B), GPIO_FN(VI0_DATA7_VI0_G1),
1511  GPIO_FN(RTS1_B), GPIO_FN(VI0_G2),
1512  GPIO_FN(SCK2_A), GPIO_FN(VI0_G3),
1513 
1514  /* IPSR5 */
1515  GPIO_FN(REF50CK), GPIO_FN(CTS1_E), GPIO_FN(HCTS0_D),
1516  GPIO_FN(REF125CK), GPIO_FN(ADTRG), GPIO_FN(RX5_C),
1517  GPIO_FN(SD2_WP_A), GPIO_FN(TX5_A), GPIO_FN(VI0_R5),
1518  GPIO_FN(SD2_CD_A), GPIO_FN(RX5_A), GPIO_FN(VI0_R4),
1519  GPIO_FN(ET0_PHY_INT_B),
1520  GPIO_FN(SD2_DAT3_A), GPIO_FN(TX4_A), GPIO_FN(VI0_R3),
1521  GPIO_FN(ET0_MAGIC_B),
1522  GPIO_FN(SD2_DAT2_A), GPIO_FN(RX4_A), GPIO_FN(VI0_R2),
1523  GPIO_FN(ET0_LINK_B),
1524  GPIO_FN(SD2_DAT1_A), GPIO_FN(TX3_A), GPIO_FN(VI0_R1),
1525  GPIO_FN(ET0_MDIO_B),
1526  GPIO_FN(SD2_DAT0_A), GPIO_FN(RX3_A), GPIO_FN(VI0_R0),
1527  GPIO_FN(ET0_ERXD3_B),
1528  GPIO_FN(SD2_CMD_A), GPIO_FN(TX2_A), GPIO_FN(VI0_G5),
1529  GPIO_FN(ET0_ERXD2_B),
1530  GPIO_FN(SD2_CLK_A), GPIO_FN(RX2_A), GPIO_FN(VI0_G4),
1531  GPIO_FN(ET0_RX_CLK_B),
1532 
1533  /* IPSR6 */
1534  GPIO_FN(DU0_DG1), GPIO_FN(CTS1_C), GPIO_FN(HRTS0_D),
1535  GPIO_FN(TIOC1B_A), GPIO_FN(HIFD09),
1536  GPIO_FN(DU0_DG0), GPIO_FN(TX1_C), GPIO_FN(HSCK0_D),
1537  GPIO_FN(IECLK_A), GPIO_FN(TIOC1A_A), GPIO_FN(HIFD08),
1538  GPIO_FN(DU0_DR7), GPIO_FN(RX1_C), GPIO_FN(TIOC0D_A),
1539  GPIO_FN(HIFD07),
1540  GPIO_FN(DU0_DR6), GPIO_FN(SCK1_C), GPIO_FN(TIOC0C_A),
1541  GPIO_FN(HIFD06),
1542  GPIO_FN(DU0_DR5), GPIO_FN(RTS0_C), GPIO_FN(TIOC0B_A),
1543  GPIO_FN(HIFD05),
1544  GPIO_FN(DU0_DR4), GPIO_FN(CTS0_C), GPIO_FN(TIOC0A_A),
1545  GPIO_FN(HIFD04),
1546  GPIO_FN(DU0_DR3), GPIO_FN(TX0_B), GPIO_FN(TCLKD_A), GPIO_FN(HIFD03),
1547  GPIO_FN(DU0_DR2), GPIO_FN(RX0_B), GPIO_FN(TCLKC_A), GPIO_FN(HIFD02),
1548  GPIO_FN(DU0_DR1), GPIO_FN(SCK0_B), GPIO_FN(HTX0_D),
1549  GPIO_FN(IERX_A), GPIO_FN(TCLKB_A), GPIO_FN(HIFD01),
1550  GPIO_FN(DU0_DR0), GPIO_FN(SCIF_CLK_B), GPIO_FN(HRX0_D),
1551  GPIO_FN(IETX_A), GPIO_FN(TCLKA_A), GPIO_FN(HIFD00),
1552 
1553  /* IPSR7 */
1554  GPIO_FN(DU0_DB4), GPIO_FN(HIFINT),
1555  GPIO_FN(DU0_DB3), GPIO_FN(TX5_B), GPIO_FN(TIOC4D_A), GPIO_FN(HIFRD),
1556  GPIO_FN(DU0_DB2), GPIO_FN(RX5_B), GPIO_FN(RMII0_TXD1_B),
1557  GPIO_FN(TIOC4C_A), GPIO_FN(HIFWR),
1558  GPIO_FN(DU0_DB1), GPIO_FN(TX4_C), GPIO_FN(RMII0_TXD0_B),
1559  GPIO_FN(TIOC4B_A), GPIO_FN(HIFRS),
1560  GPIO_FN(DU0_DB0), GPIO_FN(RX4_C), GPIO_FN(RMII0_TXD_EN_B),
1561  GPIO_FN(TIOC4A_A), GPIO_FN(HIFCS),
1562  GPIO_FN(DU0_DG7), GPIO_FN(TX3_C), GPIO_FN(RMII0_RXD1_B),
1563  GPIO_FN(TIOC3D_A), GPIO_FN(HIFD15),
1564  GPIO_FN(DU0_DG6), GPIO_FN(RX3_C), GPIO_FN(RMII0_RXD0_B),
1565  GPIO_FN(TIOC3C_A), GPIO_FN(HIFD14),
1566  GPIO_FN(DU0_DG5), GPIO_FN(TX2_C), GPIO_FN(RMII0_RX_ER_B),
1567  GPIO_FN(TIOC3B_A), GPIO_FN(HIFD13),
1568  GPIO_FN(DU0_DG4), GPIO_FN(RX2_C), GPIO_FN(RMII0_CRS_DV_B),
1569  GPIO_FN(TIOC3A_A), GPIO_FN(HIFD12),
1570  GPIO_FN(DU0_DG3), GPIO_FN(SCK2_C), GPIO_FN(RMII0_MDIO_B),
1571  GPIO_FN(TIOC2B_A), GPIO_FN(HIFD11),
1572  GPIO_FN(DU0_DG2), GPIO_FN(RTS1_C), GPIO_FN(RMII0_MDC_B),
1573  GPIO_FN(TIOC2A_A), GPIO_FN(HIFD10),
1574 
1575  /* IPSR8 */
1576  GPIO_FN(IRQ3_A), GPIO_FN(RTS0_A), GPIO_FN(HRTS0_B),
1577  GPIO_FN(ET0_ERXD3_A),
1578  GPIO_FN(IRQ2_A), GPIO_FN(CTS0_A), GPIO_FN(HCTS0_B),
1579  GPIO_FN(ET0_ERXD2_A),
1580  GPIO_FN(IRQ1_A), GPIO_FN(HSPI_RX_B), GPIO_FN(TX3_E),
1581  GPIO_FN(ET0_ERXD1),
1582  GPIO_FN(IRQ0_A), GPIO_FN(HSPI_TX_B), GPIO_FN(RX3_E),
1583  GPIO_FN(ET0_ERXD0),
1584  GPIO_FN(DU0_CDE), GPIO_FN(HTX0_B), GPIO_FN(AUDIO_CLKB_B),
1585  GPIO_FN(LCD_VCPWC_B),
1586  GPIO_FN(DU0_DISP), GPIO_FN(CAN0_TX_B), GPIO_FN(HRX0_B),
1587  GPIO_FN(AUDIO_CLKA_B),
1588  GPIO_FN(DU0_EXODDF_DU0_ODDF), GPIO_FN(CAN0_RX_B), GPIO_FN(HSCK0_B),
1589  GPIO_FN(SSI_SDATA1_B),
1590  GPIO_FN(DU0_EXVSYNC_DU0_VSYNC), GPIO_FN(HSPI_RX0_C),
1591  GPIO_FN(SSI_WS1_B),
1592  GPIO_FN(DU0_EXHSYNC_DU0_HSYNC), GPIO_FN(HSPI_TX0_C),
1593  GPIO_FN(SSI_SCK1_B),
1594  GPIO_FN(DU0_DOTCLKOUT), GPIO_FN(HSPI_CLK0_C),
1595  GPIO_FN(SSI_SDATA0_B),
1596  GPIO_FN(DU0_DOTCLKIN), GPIO_FN(HSPI_CS0_C),
1597  GPIO_FN(SSI_WS0_B),
1598  GPIO_FN(DU0_DB7), GPIO_FN(SSI_SCK0_B), GPIO_FN(HIFEBL_B),
1599  GPIO_FN(DU0_DB6), GPIO_FN(HIFRDY),
1600  GPIO_FN(DU0_DB5), GPIO_FN(HIFDREQ),
1601 
1602  /* IPSR9 */
1603  GPIO_FN(SSI_SDATA1_A), GPIO_FN(VI1_3_B), GPIO_FN(LCD_DATA14_B),
1604  GPIO_FN(SSI_WS1_A), GPIO_FN(VI1_2_B), GPIO_FN(LCD_DATA13_B),
1605  GPIO_FN(SSI_SCK1_A), GPIO_FN(VI1_1_B), GPIO_FN(TIOC2B_B),
1606  GPIO_FN(LCD_DATA12_B),
1607  GPIO_FN(SSI_SDATA0_A), GPIO_FN(VI1_0_B), GPIO_FN(TIOC2A_B),
1608  GPIO_FN(LCD_DATA11_B),
1609  GPIO_FN(SSI_WS0_A), GPIO_FN(TIOC1B_B), GPIO_FN(LCD_DATA10_B),
1610  GPIO_FN(SSI_SCK0_A), GPIO_FN(TIOC1A_B), GPIO_FN(LCD_DATA9_B),
1611  GPIO_FN(VI1_7_A), GPIO_FN(FCE_B), GPIO_FN(LCD_DATA8_B),
1612  GPIO_FN(VI1_6_A), GPIO_FN(FD7_B), GPIO_FN(LCD_DATA7_B),
1613  GPIO_FN(VI1_5_A), GPIO_FN(FD6_B), GPIO_FN(LCD_DATA6_B),
1614  GPIO_FN(VI1_4_A), GPIO_FN(FD5_B), GPIO_FN(LCD_DATA5_B),
1615  GPIO_FN(VI1_3_A), GPIO_FN(FD4_B), GPIO_FN(LCD_DATA4_B),
1616  GPIO_FN(VI1_2_A), GPIO_FN(FD3_B), GPIO_FN(LCD_DATA3_B),
1617  GPIO_FN(VI1_1_A), GPIO_FN(FD2_B), GPIO_FN(LCD_DATA2_B),
1618  GPIO_FN(VI1_0_A), GPIO_FN(FD1_B), GPIO_FN(LCD_DATA1_B),
1619  GPIO_FN(VI1_CLK_A), GPIO_FN(FD0_B), GPIO_FN(LCD_DATA0_B),
1620 
1621  /* IPSR10 */
1622  GPIO_FN(CAN1_TX_A), GPIO_FN(TX5_C), GPIO_FN(MLB_DAT),
1623  GPIO_FN(CAN0_RX_A), GPIO_FN(IRQ0_B), GPIO_FN(MLB_SIG),
1624  GPIO_FN(CAN1_RX_A), GPIO_FN(IRQ1_B),
1625  GPIO_FN(CAN0_TX_A), GPIO_FN(TX4_D), GPIO_FN(MLB_CLK),
1626  GPIO_FN(CAN_CLK_A), GPIO_FN(RX4_D),
1627  GPIO_FN(AUDIO_CLKOUT), GPIO_FN(TX1_E), GPIO_FN(HRTS0_C),
1628  GPIO_FN(FSE_B), GPIO_FN(LCD_M_DISP_B),
1629  GPIO_FN(AUDIO_CLKC), GPIO_FN(SCK1_E), GPIO_FN(HCTS0_C),
1630  GPIO_FN(FRB_B), GPIO_FN(LCD_VEPWC_B),
1631  GPIO_FN(AUDIO_CLKB_A), GPIO_FN(LCD_CLK_B),
1632  GPIO_FN(AUDIO_CLKA_A), GPIO_FN(VI1_CLK_B), GPIO_FN(SCK1_D),
1633  GPIO_FN(IECLK_B), GPIO_FN(LCD_FLM_B),
1634  GPIO_FN(SSI_SDATA3), GPIO_FN(VI1_7_B), GPIO_FN(HTX0_C),
1635  GPIO_FN(FWE_B), GPIO_FN(LCD_CL2_B),
1636  GPIO_FN(SSI_SDATA2), GPIO_FN(VI1_6_B), GPIO_FN(HRX0_C),
1637  GPIO_FN(FRE_B), GPIO_FN(LCD_CL1_B),
1638  GPIO_FN(SSI_WS23), GPIO_FN(VI1_5_B), GPIO_FN(TX1_D),
1639  GPIO_FN(HSCK0_C), GPIO_FN(FALE_B), GPIO_FN(LCD_DON_B),
1640  GPIO_FN(SSI_SCK23), GPIO_FN(VI1_4_B), GPIO_FN(RX1_D),
1641  GPIO_FN(FCLE_B), GPIO_FN(LCD_DATA15_B),
1642 
1643  /* IPSR11 */
1644  GPIO_FN(PRESETOUT), GPIO_FN(ST_CLKOUT),
1645  GPIO_FN(DACK1), GPIO_FN(HSPI_CS_B), GPIO_FN(TX4_B),
1646  GPIO_FN(ET0_RX_CLK_A),
1647  GPIO_FN(DREQ1), GPIO_FN(HSPI_CLK_B), GPIO_FN(RX4_B),
1648  GPIO_FN(ET0_PHY_INT_C), GPIO_FN(ET0_TX_CLK_A),
1649  GPIO_FN(DACK0), GPIO_FN(SD1_DAT3_A), GPIO_FN(ET0_TX_ER),
1650  GPIO_FN(DREQ0), GPIO_FN(SD1_CLK_A), GPIO_FN(ET0_TX_EN),
1651  GPIO_FN(USB_OVC1), GPIO_FN(RX3_D), GPIO_FN(CAN1_RX_B),
1652  GPIO_FN(RX5_D), GPIO_FN(IERX_B),
1653  GPIO_FN(PENC1), GPIO_FN(TX3_D), GPIO_FN(CAN1_TX_B),
1654  GPIO_FN(TX5_D), GPIO_FN(IETX_B),
1655  GPIO_FN(TX0_A), GPIO_FN(HSPI_TX_A),
1656  GPIO_FN(RX0_A), GPIO_FN(HSPI_RX_A), GPIO_FN(RMII0_RXD0_A),
1657  GPIO_FN(ET0_ERXD6),
1658  GPIO_FN(SCK0_A), GPIO_FN(HSPI_CS_A), GPIO_FN(VI0_CLKENB),
1659  GPIO_FN(RMII0_TXD1_A), GPIO_FN(ET0_ERXD5),
1660  GPIO_FN(SCIF_CLK_A), GPIO_FN(HSPI_CLK_A), GPIO_FN(VI0_CLK),
1661  GPIO_FN(RMII0_TXD0_A), GPIO_FN(ET0_ERXD4),
1662  GPIO_FN(SDSELF), GPIO_FN(RTS1_E),
1663  GPIO_FN(SDA0), GPIO_FN(HIFEBL_A),
1664  GPIO_FN(SDA1), GPIO_FN(RX1_E),
1665  GPIO_FN(SCL1), GPIO_FN(SCIF_CLK_C),
1666 };
1667 
1668 static struct pinmux_cfg_reg pinmux_config_regs[] = {
1669  { PINMUX_CFG_REG("GPSR0", 0xFFFC0004, 32, 1) {
1670  GP_0_31_FN, FN_IP2_2_0,
1671  GP_0_30_FN, FN_IP1_31_29,
1672  GP_0_29_FN, FN_IP1_28_26,
1673  GP_0_28_FN, FN_IP1_25_23,
1674  GP_0_27_FN, FN_IP1_22_20,
1675  GP_0_26_FN, FN_IP1_19_18,
1676  GP_0_25_FN, FN_IP1_17_16,
1677  GP_0_24_FN, FN_IP0_5_4,
1678  GP_0_23_FN, FN_IP0_3_2,
1679  GP_0_22_FN, FN_IP0_1_0,
1680  GP_0_21_FN, FN_IP11_28,
1681  GP_0_20_FN, FN_IP1_7_6,
1682  GP_0_19_FN, FN_IP1_5_4,
1683  GP_0_18_FN, FN_IP1_3_2,
1684  GP_0_17_FN, FN_IP1_1_0,
1685  GP_0_16_FN, FN_IP0_31_30,
1686  GP_0_15_FN, FN_IP0_29_28,
1687  GP_0_14_FN, FN_IP0_27_26,
1688  GP_0_13_FN, FN_IP0_25_24,
1689  GP_0_12_FN, FN_IP0_23_22,
1690  GP_0_11_FN, FN_IP0_21_20,
1691  GP_0_10_FN, FN_IP0_19_18,
1692  GP_0_9_FN, FN_IP0_17_16,
1693  GP_0_8_FN, FN_IP0_15_14,
1694  GP_0_7_FN, FN_IP0_13_12,
1695  GP_0_6_FN, FN_IP0_11_10,
1696  GP_0_5_FN, FN_IP0_9_8,
1697  GP_0_4_FN, FN_IP0_7_6,
1698  GP_0_3_FN, FN_IP1_15_14,
1699  GP_0_2_FN, FN_IP1_13_12,
1700  GP_0_1_FN, FN_IP1_11_10,
1701  GP_0_0_FN, FN_IP1_9_8 }
1702  },
1703  { PINMUX_CFG_REG("GPSR1", 0xFFFC0008, 32, 1) {
1704  GP_1_31_FN, FN_IP11_25_23,
1705  GP_1_30_FN, FN_IP2_13_11,
1706  GP_1_29_FN, FN_IP2_10_8,
1707  GP_1_28_FN, FN_IP2_7_5,
1708  GP_1_27_FN, FN_IP3_26_24,
1709  GP_1_26_FN, FN_IP3_23_21,
1710  GP_1_25_FN, FN_IP2_4_3,
1711  GP_1_24_FN, FN_WE1,
1712  GP_1_23_FN, FN_WE0,
1713  GP_1_22_FN, FN_IP3_19_18,
1714  GP_1_21_FN, FN_RD,
1715  GP_1_20_FN, FN_IP3_17_15,
1716  GP_1_19_FN, FN_IP3_14_12,
1717  GP_1_18_FN, FN_IP3_11_9,
1718  GP_1_17_FN, FN_IP3_8_6,
1719  GP_1_16_FN, FN_IP3_5_3,
1720  GP_1_15_FN, FN_EX_CS0,
1721  GP_1_14_FN, FN_IP3_2,
1722  GP_1_13_FN, FN_CS0,
1723  GP_1_12_FN, FN_BS,
1724  GP_1_11_FN, FN_CLKOUT,
1725  GP_1_10_FN, FN_IP3_1_0,
1726  GP_1_9_FN, FN_IP2_30_28,
1727  GP_1_8_FN, FN_IP2_27_25,
1728  GP_1_7_FN, FN_IP2_24_23,
1729  GP_1_6_FN, FN_IP2_22_20,
1730  GP_1_5_FN, FN_IP2_19_17,
1731  GP_1_4_FN, FN_IP2_16_14,
1732  GP_1_3_FN, FN_IP11_22_21,
1733  GP_1_2_FN, FN_IP11_20_19,
1734  GP_1_1_FN, FN_IP3_29_27,
1735  GP_1_0_FN, FN_IP3_20 }
1736  },
1737  { PINMUX_CFG_REG("GPSR2", 0xFFFC000C, 32, 1) {
1738  GP_2_31_FN, FN_IP4_31_30,
1739  GP_2_30_FN, FN_IP5_2_0,
1740  GP_2_29_FN, FN_IP5_5_3,
1741  GP_2_28_FN, FN_IP5_8_6,
1742  GP_2_27_FN, FN_IP5_11_9,
1743  GP_2_26_FN, FN_IP5_14_12,
1744  GP_2_25_FN, FN_IP5_17_15,
1745  GP_2_24_FN, FN_IP5_20_18,
1746  GP_2_23_FN, FN_IP5_22_21,
1747  GP_2_22_FN, FN_IP5_24_23,
1748  GP_2_21_FN, FN_IP5_26_25,
1749  GP_2_20_FN, FN_IP4_29_28,
1750  GP_2_19_FN, FN_IP4_27_26,
1751  GP_2_18_FN, FN_IP4_25_24,
1752  GP_2_17_FN, FN_IP4_23_22,
1753  GP_2_16_FN, FN_IP4_21_20,
1754  GP_2_15_FN, FN_IP4_19_18,
1755  GP_2_14_FN, FN_IP4_17_15,
1756  GP_2_13_FN, FN_IP4_14_12,
1757  GP_2_12_FN, FN_IP4_11_9,
1758  GP_2_11_FN, FN_IP4_8_6,
1759  GP_2_10_FN, FN_IP4_5_3,
1760  GP_2_9_FN, FN_IP8_27_26,
1761  GP_2_8_FN, FN_IP11_12,
1762  GP_2_7_FN, FN_IP8_25_23,
1763  GP_2_6_FN, FN_IP8_22_20,
1764  GP_2_5_FN, FN_IP11_27_26,
1765  GP_2_4_FN, FN_IP8_29_28,
1766  GP_2_3_FN, FN_IP4_2_0,
1767  GP_2_2_FN, FN_IP11_11_10,
1768  GP_2_1_FN, FN_IP11_9_7,
1769  GP_2_0_FN, FN_IP11_6_4 }
1770  },
1771  { PINMUX_CFG_REG("GPSR3", 0xFFFC0010, 32, 1) {
1772  GP_3_31_FN, FN_IP9_1_0,
1773  GP_3_30_FN, FN_IP8_19_18,
1774  GP_3_29_FN, FN_IP8_17_16,
1775  GP_3_28_FN, FN_IP8_15_14,
1776  GP_3_27_FN, FN_IP8_13_12,
1777  GP_3_26_FN, FN_IP8_11_10,
1778  GP_3_25_FN, FN_IP8_9_8,
1779  GP_3_24_FN, FN_IP8_7_6,
1780  GP_3_23_FN, FN_IP8_5_4,
1781  GP_3_22_FN, FN_IP8_3_2,
1782  GP_3_21_FN, FN_IP8_1_0,
1783  GP_3_20_FN, FN_IP7_30_29,
1784  GP_3_19_FN, FN_IP7_28_27,
1785  GP_3_18_FN, FN_IP7_26_24,
1786  GP_3_17_FN, FN_IP7_23_21,
1787  GP_3_16_FN, FN_IP7_20_18,
1788  GP_3_15_FN, FN_IP7_17_15,
1789  GP_3_14_FN, FN_IP7_14_12,
1790  GP_3_13_FN, FN_IP7_11_9,
1791  GP_3_12_FN, FN_IP7_8_6,
1792  GP_3_11_FN, FN_IP7_5_3,
1793  GP_3_10_FN, FN_IP7_2_0,
1794  GP_3_9_FN, FN_IP6_23_21,
1795  GP_3_8_FN, FN_IP6_20_18,
1796  GP_3_7_FN, FN_IP6_17_16,
1797  GP_3_6_FN, FN_IP6_15_14,
1798  GP_3_5_FN, FN_IP6_13_12,
1799  GP_3_4_FN, FN_IP6_11_10,
1800  GP_3_3_FN, FN_IP6_9_8,
1801  GP_3_2_FN, FN_IP6_7_6,
1802  GP_3_1_FN, FN_IP6_5_3,
1803  GP_3_0_FN, FN_IP6_2_0 }
1804  },
1805 
1806  { PINMUX_CFG_REG("GPSR4", 0xFFFC0014, 32, 1) {
1807  GP_4_31_FN, FN_IP10_24_23,
1808  GP_4_30_FN, FN_IP10_22,
1809  GP_4_29_FN, FN_IP11_18_16,
1810  GP_4_28_FN, FN_USB_OVC0,
1811  GP_4_27_FN, FN_IP11_15_13,
1812  GP_4_26_FN, FN_PENC0,
1813  GP_4_25_FN, FN_IP11_2,
1814  GP_4_24_FN, FN_SCL0,
1815  GP_4_23_FN, FN_IP11_1,
1816  GP_4_22_FN, FN_IP11_0,
1817  GP_4_21_FN, FN_IP10_21_19,
1818  GP_4_20_FN, FN_IP10_18_16,
1819  GP_4_19_FN, FN_IP10_15,
1820  GP_4_18_FN, FN_IP10_14_12,
1821  GP_4_17_FN, FN_IP10_11_9,
1822  GP_4_16_FN, FN_IP10_8_6,
1823  GP_4_15_FN, FN_IP10_5_3,
1824  GP_4_14_FN, FN_IP10_2_0,
1825  GP_4_13_FN, FN_IP9_29_28,
1826  GP_4_12_FN, FN_IP9_27_26,
1827  GP_4_11_FN, FN_IP9_9_8,
1828  GP_4_10_FN, FN_IP9_7_6,
1829  GP_4_9_FN, FN_IP9_5_4,
1830  GP_4_8_FN, FN_IP9_3_2,
1831  GP_4_7_FN, FN_IP9_17_16,
1832  GP_4_6_FN, FN_IP9_15_14,
1833  GP_4_5_FN, FN_IP9_13_12,
1834  GP_4_4_FN, FN_IP9_11_10,
1835  GP_4_3_FN, FN_IP9_25_24,
1836  GP_4_2_FN, FN_IP9_23_22,
1837  GP_4_1_FN, FN_IP9_21_20,
1838  GP_4_0_FN, FN_IP9_19_18 }
1839  },
1840  { PINMUX_CFG_REG("GPSR5", 0xFFFC0018, 32, 1) {
1841  0, 0, 0, 0, 0, 0, 0, 0, /* 31 - 28 */
1842  0, 0, 0, 0, 0, 0, 0, 0, /* 27 - 24 */
1843  0, 0, 0, 0, 0, 0, 0, 0, /* 23 - 20 */
1844  0, 0, 0, 0, 0, 0, 0, 0, /* 19 - 16 */
1845  0, 0, 0, 0, 0, 0, 0, 0, /* 15 - 12 */
1846  GP_5_11_FN, FN_IP10_29_28,
1847  GP_5_10_FN, FN_IP10_27_26,
1848  0, 0, 0, 0, 0, 0, 0, 0, /* 9 - 6 */
1849  0, 0, 0, 0, /* 5, 4 */
1850  GP_5_3_FN, FN_IRQ3_B,
1851  GP_5_2_FN, FN_IRQ2_B,
1852  GP_5_1_FN, FN_IP11_3,
1853  GP_5_0_FN, FN_IP10_25 }
1854  },
1855 
1856  { PINMUX_CFG_REG_VAR("IPSR0", 0xFFFC001C, 32,
1857  2, 2, 2, 2, 2, 2, 2, 2,
1858  2, 2, 2, 2, 2, 2, 2, 2) {
1859  /* IP0_31_30 [2] */
1860  FN_A15, FN_ST0_VCO_CLKIN, FN_LCD_DATA15_A,
1861  FN_TIOC3D_C,
1862  /* IP0_29_28 [2] */
1863  FN_A14, FN_LCD_DATA14_A, FN_TIOC3C_C, 0,
1864  /* IP0_27_26 [2] */
1865  FN_A13, FN_LCD_DATA13_A, FN_TIOC3B_C, 0,
1866  /* IP0_25_24 [2] */
1867  FN_A12, FN_LCD_DATA12_A, FN_TIOC3A_C, 0,
1868  /* IP0_23_22 [2] */
1869  FN_A11, FN_ST0_D7, FN_LCD_DATA11_A, FN_TIOC2B_C,
1870  /* IP0_21_20 [2] */
1871  FN_A10, FN_ST0_D6, FN_LCD_DATA10_A, FN_TIOC2A_C,
1872  /* IP0_19_18 [2] */
1873  FN_A9, FN_ST0_D5, FN_LCD_DATA9_A, FN_TIOC1B_C,
1874  /* IP0_17_16 [2] */
1875  FN_A8, FN_ST0_D4, FN_LCD_DATA8_A, FN_TIOC1A_C,
1876  /* IP0_15_14 [2] */
1877  FN_A7, FN_ST0_D3, FN_LCD_DATA7_A, FN_TIOC0D_C,
1878  /* IP0_13_12 [2] */
1879  FN_A6, FN_ST0_D2, FN_LCD_DATA6_A, FN_TIOC0C_C,
1880  /* IP0_11_10 [2] */
1881  FN_A5, FN_ST0_D1, FN_LCD_DATA5_A, FN_TIOC0B_C,
1882  /* IP0_9_8 [2] */
1883  FN_A4, FN_ST0_D0, FN_LCD_DATA4_A, FN_TIOC0A_C,
1884  /* IP0_7_6 [2] */
1885  FN_A3, FN_ST0_VLD, FN_LCD_DATA3_A, FN_TCLKD_C,
1886  /* IP0_5_4 [2] */
1887  FN_A2, FN_ST0_SYC, FN_LCD_DATA2_A, FN_TCLKC_C,
1888  /* IP0_3_2 [2] */
1889  FN_A1, FN_ST0_REQ, FN_LCD_DATA1_A, FN_TCLKB_C,
1890  /* IP0_1_0 [2] */
1891  FN_A0, FN_ST0_CLKIN, FN_LCD_DATA0_A, FN_TCLKA_C }
1892  },
1893  { PINMUX_CFG_REG_VAR("IPSR1", 0xFFFC0020, 32,
1894  3, 3, 3, 3, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2) {
1895  /* IP1_31_29 [3] */
1896  FN_D3, FN_SD0_DAT3_A, FN_MMC_D3_A, FN_ST1_D6,
1897  FN_FD3_A, 0, 0, 0,
1898  /* IP1_28_26 [3] */
1899  FN_D2, FN_SD0_DAT2_A, FN_MMC_D2_A, FN_ST1_D5,
1900  FN_FD2_A, 0, 0, 0,
1901  /* IP1_25_23 [3] */
1902  FN_D1, FN_SD0_DAT1_A, FN_MMC_D1_A, FN_ST1_D4,
1903  FN_FD1_A, 0, 0, 0,
1904  /* IP1_22_20 [3] */
1905  FN_D0, FN_SD0_DAT0_A, FN_MMC_D0_A, FN_ST1_D3,
1906  FN_FD0_A, 0, 0, 0,
1907  /* IP1_19_18 [2] */
1908  FN_A25, FN_TX2_D, FN_ST1_D2, 0,
1909  /* IP1_17_16 [2] */
1910  FN_A24, FN_RX2_D, FN_ST1_D1, 0,
1911  /* IP1_15_14 [2] */
1912  FN_A23, FN_ST1_D0, FN_LCD_M_DISP_A, 0,
1913  /* IP1_13_12 [2] */
1914  FN_A22, FN_ST1_VLD, FN_LCD_VEPWC_A, 0,
1915  /* IP1_11_10 [2] */
1916  FN_A21, FN_ST1_SYC, FN_LCD_VCPWC_A, 0,
1917  /* IP1_9_8 [2] */
1918  FN_A20, FN_ST1_REQ, FN_LCD_FLM_A, 0,
1919  /* IP1_7_6 [2] */
1920  FN_A19, FN_ST1_CLKIN, FN_LCD_CLK_A, FN_TIOC4D_C,
1921  /* IP1_5_4 [2] */
1922  FN_A18, FN_ST1_PWM, FN_LCD_CL2_A, FN_TIOC4C_C,
1923  /* IP1_3_2 [2] */
1924  FN_A17, FN_ST1_VCO_CLKIN, FN_LCD_CL1_A, FN_TIOC4B_C,
1925  /* IP1_1_0 [2] */
1926  FN_A16, FN_ST0_PWM, FN_LCD_DON_A, FN_TIOC4A_C }
1927  },
1928  { PINMUX_CFG_REG_VAR("IPSR2", 0xFFFC0024, 32,
1929  1, 3, 3, 2, 3, 3, 3, 3, 3, 3, 2, 3) {
1930  /* IP2_31 [1] */
1931  0, 0,
1932  /* IP2_30_28 [3] */
1933  FN_D14, FN_TX2_B, 0, FN_FSE_A,
1934  FN_ET0_TX_CLK_B, 0, 0, 0,
1935  /* IP2_27_25 [3] */
1936  FN_D13, FN_RX2_B, 0, FN_FRB_A,
1937  FN_ET0_ETXD6_B, 0, 0, 0,
1938  /* IP2_24_23 [2] */
1939  FN_D12, 0, FN_FWE_A, FN_ET0_ETXD5_B,
1940  /* IP2_22_20 [3] */
1941  FN_D11, FN_RSPI_MISO_A, 0, FN_QMI_QIO1_A,
1942  FN_FRE_A, FN_ET0_ETXD3_B, 0, 0,
1943  /* IP2_19_17 [3] */
1944  FN_D10, FN_RSPI_MOSI_A, 0, FN_QMO_QIO0_A,
1945  FN_FALE_A, FN_ET0_ETXD2_B, 0, 0,
1946  /* IP2_16_14 [3] */
1947  FN_D9, FN_SD0_CMD_A, FN_MMC_CMD_A, FN_QIO3_A,
1948  FN_FCLE_A, FN_ET0_ETXD1_B, 0, 0,
1949  /* IP2_13_11 [3] */
1950  FN_D8, FN_SD0_CLK_A, FN_MMC_CLK_A, FN_QIO2_A,
1951  FN_FCE_A, FN_ET0_GTX_CLK_B, 0, 0,
1952  /* IP2_10_8 [3] */
1953  FN_D7, FN_RSPI_SSL_A, FN_MMC_D7_A, FN_QSSL_A,
1954  FN_FD7_A, 0, 0, 0,
1955  /* IP2_7_5 [3] */
1956  FN_D6, FN_RSPI_RSPCK_A, FN_MMC_D6_A, FN_QSPCLK_A,
1957  FN_FD6_A, 0, 0, 0,
1958  /* IP2_4_3 [2] */
1959  FN_D5, FN_SD0_WP_A, FN_MMC_D5_A, FN_FD5_A,
1960  /* IP2_2_0 [3] */
1961  FN_D4, FN_SD0_CD_A, FN_MMC_D4_A, FN_ST1_D7,
1962  FN_FD4_A, 0, 0, 0 }
1963  },
1964  { PINMUX_CFG_REG_VAR("IPSR3", 0xFFFC0028, 32,
1965  2, 3, 3, 3, 1, 2, 3, 3, 3, 3, 3, 1, 2) {
1966  /* IP3_31_30 [2] */
1967  0, 0, 0, 0,
1968  /* IP3_29_27 [3] */
1969  FN_DRACK0, FN_SD1_DAT2_A, FN_ATAG, FN_TCLK1_A,
1970  FN_ET0_ETXD7, 0, 0, 0,
1971  /* IP3_26_24 [3] */
1972  FN_EX_WAIT2, FN_SD1_DAT1_A, FN_DACK2, FN_CAN1_RX_C,
1973  FN_ET0_MAGIC_C, FN_ET0_ETXD6_A, 0, 0,
1974  /* IP3_23_21 [3] */
1975  FN_EX_WAIT1, FN_SD1_DAT0_A, FN_DREQ2, FN_CAN1_TX_C,
1976  FN_ET0_LINK_C, FN_ET0_ETXD5_A, 0, 0,
1977  /* IP3_20 [1] */
1978  FN_EX_WAIT0, FN_TCLK1_B,
1979  /* IP3_19_18 [2] */
1980  FN_RD_WR, FN_TCLK1_B, 0, 0,
1981  /* IP3_17_15 [3] */
1982  FN_EX_CS5, FN_SD1_CMD_A, FN_ATADIR, FN_QSSL_B,
1983  FN_ET0_ETXD3_A, 0, 0, 0,
1984  /* IP3_14_12 [3] */
1985  FN_EX_CS4, FN_SD1_WP_A, FN_ATAWR, FN_QMI_QIO1_B,
1986  FN_ET0_ETXD2_A, 0, 0, 0,
1987  /* IP3_11_9 [3] */
1988  FN_EX_CS3, FN_SD1_CD_A, FN_ATARD, FN_QMO_QIO0_B,
1989  FN_ET0_ETXD1_A, 0, 0, 0,
1990  /* IP3_8_6 [3] */
1991  FN_EX_CS2, FN_TX3_B, FN_ATACS1, FN_QSPCLK_B,
1992  FN_ET0_GTX_CLK_A, 0, 0, 0,
1993  /* IP3_5_3 [3] */
1994  FN_EX_CS1, FN_RX3_B, FN_ATACS0, FN_QIO2_B,
1995  FN_ET0_ETXD0, 0, 0, 0,
1996  /* IP3_2 [1] */
1997  FN_CS1_A26, FN_QIO3_B,
1998  /* IP3_1_0 [2] */
1999  FN_D15, FN_SCK2_B, 0, 0 }
2000  },
2001  { PINMUX_CFG_REG_VAR("IPSR4", 0xFFFC002C, 32,
2002  2, 2, 2, 2, 2, 2 , 2, 3, 3, 3, 3, 3, 3) {
2003  /* IP4_31_30 [2] */
2004  0, FN_SCK2_A, FN_VI0_G3, 0,
2005  /* IP4_29_28 [2] */
2006  0, FN_RTS1_B, FN_VI0_G2, 0,
2007  /* IP4_27_26 [2] */
2008  0, FN_CTS1_B, FN_VI0_DATA7_VI0_G1, 0,
2009  /* IP4_25_24 [2] */
2010  0, FN_TX1_B, FN_VI0_DATA6_VI0_G0, FN_ET0_PHY_INT_A,
2011  /* IP4_23_22 [2] */
2012  0, FN_RX1_B, FN_VI0_DATA5_VI0_B5, FN_ET0_MAGIC_A,
2013  /* IP4_21_20 [2] */
2014  0, FN_SCK1_B, FN_VI0_DATA4_VI0_B4, FN_ET0_LINK_A,
2015  /* IP4_19_18 [2] */
2016  0, FN_RTS0_B, FN_VI0_DATA3_VI0_B3, FN_ET0_MDIO_A,
2017  /* IP4_17_15 [3] */
2018  0, FN_CTS0_B, FN_VI0_DATA2_VI0_B2, FN_RMII0_MDIO_A,
2019  FN_ET0_MDC, 0, 0, 0,
2020  /* IP4_14_12 [3] */
2021  FN_HTX0_A, FN_TX1_A, FN_VI0_DATA1_VI0_B1, FN_RMII0_MDC_A,
2022  FN_ET0_COL, 0, 0, 0,
2023  /* IP4_11_9 [3] */
2024  FN_HRX0_A, FN_RX1_A, FN_VI0_DATA0_VI0_B0, FN_RMII0_CRS_DV_A,
2025  FN_ET0_CRS, 0, 0, 0,
2026  /* IP4_8_6 [3] */
2027  FN_HSCK0_A, FN_SCK1_A, FN_VI0_VSYNC, FN_RMII0_RX_ER_A,
2028  FN_ET0_RX_ER, 0, 0, 0,
2029  /* IP4_5_3 [3] */
2030  FN_HRTS0_A, FN_RTS1_A, FN_VI0_HSYNC, FN_RMII0_TXD_EN_A,
2031  FN_ET0_RX_DV, 0, 0, 0,
2032  /* IP4_2_0 [3] */
2033  FN_HCTS0_A, FN_CTS1_A, FN_VI0_FIELD, FN_RMII0_RXD1_A,
2034  FN_ET0_ERXD7, 0, 0, 0 }
2035  },
2036  { PINMUX_CFG_REG_VAR("IPSR5", 0xFFFC0030, 32,
2037  1, 1, 1, 1, 1, 2, 2, 2, 3, 3, 3, 3, 3, 3, 3) {
2038  /* IP5_31 [1] */
2039  0, 0,
2040  /* IP5_30 [1] */
2041  0, 0,
2042  /* IP5_29 [1] */
2043  0, 0,
2044  /* IP5_28 [1] */
2045  0, 0,
2046  /* IP5_27 [1] */
2047  0, 0,
2048  /* IP5_26_25 [2] */
2049  FN_REF50CK, FN_CTS1_E, FN_HCTS0_D, 0,
2050  /* IP5_24_23 [2] */
2051  FN_REF125CK, FN_ADTRG, FN_RX5_C, 0,
2052  /* IP5_22_21 [2] */
2053  FN_SD2_WP_A, FN_TX5_A, FN_VI0_R5, 0,
2054  /* IP5_20_18 [3] */
2055  FN_SD2_CD_A, FN_RX5_A, FN_VI0_R4, 0,
2056  0, 0, 0, FN_ET0_PHY_INT_B,
2057  /* IP5_17_15 [3] */
2058  FN_SD2_DAT3_A, FN_TX4_A, FN_VI0_R3, 0,
2059  0, 0, 0, FN_ET0_MAGIC_B,
2060  /* IP5_14_12 [3] */
2061  FN_SD2_DAT2_A, FN_RX4_A, FN_VI0_R2, 0,
2062  0, 0, 0, FN_ET0_LINK_B,
2063  /* IP5_11_9 [3] */
2064  FN_SD2_DAT1_A, FN_TX3_A, FN_VI0_R1, 0,
2065  0, 0, 0, FN_ET0_MDIO_B,
2066  /* IP5_8_6 [3] */
2067  FN_SD2_DAT0_A, FN_RX3_A, FN_VI0_R0, 0,
2068  0, 0, 0, FN_ET0_ERXD3_B,
2069  /* IP5_5_3 [3] */
2070  FN_SD2_CMD_A, FN_TX2_A, FN_VI0_G5, 0,
2071  0, 0, 0, FN_ET0_ERXD2_B,
2072  /* IP5_2_0 [3] */
2073  FN_SD2_CLK_A, FN_RX2_A, FN_VI0_G4, 0,
2074  FN_ET0_RX_CLK_B, 0, 0, 0 }
2075  },
2076  { PINMUX_CFG_REG_VAR("IPSR6", 0xFFFC0034, 32,
2077  1, 1, 1, 1, 1, 1, 1, 1,
2078  3, 3, 2, 2, 2, 2, 2, 2, 3, 3) {
2079  /* IP5_31 [1] */
2080  0, 0,
2081  /* IP6_30 [1] */
2082  0, 0,
2083  /* IP6_29 [1] */
2084  0, 0,
2085  /* IP6_28 [1] */
2086  0, 0,
2087  /* IP6_27 [1] */
2088  0, 0,
2089  /* IP6_26 [1] */
2090  0, 0,
2091  /* IP6_25 [1] */
2092  0, 0,
2093  /* IP6_24 [1] */
2094  0, 0,
2095  /* IP6_23_21 [3] */
2096  FN_DU0_DG1, FN_CTS1_C, FN_HRTS0_D, FN_TIOC1B_A,
2097  FN_HIFD09, 0, 0, 0,
2098  /* IP6_20_18 [3] */
2099  FN_DU0_DG0, FN_TX1_C, FN_HSCK0_D, FN_IECLK_A,
2100  FN_TIOC1A_A, FN_HIFD08, 0, 0,
2101  /* IP6_17_16 [2] */
2102  FN_DU0_DR7, FN_RX1_C, FN_TIOC0D_A, FN_HIFD07,
2103  /* IP6_15_14 [2] */
2104  FN_DU0_DR6, FN_SCK1_C, FN_TIOC0C_A, FN_HIFD06,
2105  /* IP6_13_12 [2] */
2106  FN_DU0_DR5, FN_RTS0_C, FN_TIOC0B_A, FN_HIFD05,
2107  /* IP6_11_10 [2] */
2108  FN_DU0_DR4, FN_CTS0_C, FN_TIOC0A_A, FN_HIFD04,
2109  /* IP6_9_8 [2] */
2110  FN_DU0_DR3, FN_TX0_B, FN_TCLKD_A, FN_HIFD03,
2111  /* IP6_7_6 [2] */
2112  FN_DU0_DR2, FN_RX0_B, FN_TCLKC_A, FN_HIFD02,
2113  /* IP6_5_3 [3] */
2114  FN_DU0_DR1, FN_SCK0_B, FN_HTX0_D, FN_IERX_A,
2115  FN_TCLKB_A, FN_HIFD01, 0, 0,
2116  /* IP6_2_0 [3] */
2117  FN_DU0_DR0, FN_SCIF_CLK_B, FN_HRX0_D, FN_IETX_A,
2118  FN_TCLKA_A, FN_HIFD00, 0, 0 }
2119  },
2120  { PINMUX_CFG_REG_VAR("IPSR7", 0xFFFC0038, 32,
2121  1, 2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3) {
2122  /* IP7_31 [1] */
2123  0, 0,
2124  /* IP7_30_29 [2] */
2125  FN_DU0_DB4, 0, FN_HIFINT, 0,
2126  /* IP7_28_27 [2] */
2127  FN_DU0_DB3, FN_TX5_B, FN_TIOC4D_A, FN_HIFRD,
2128  /* IP7_26_24 [3] */
2129  FN_DU0_DB2, FN_RX5_B, FN_RMII0_TXD1_B, FN_TIOC4C_A,
2130  FN_HIFWR, 0, 0, 0,
2131  /* IP7_23_21 [3] */
2132  FN_DU0_DB1, FN_TX4_C, FN_RMII0_TXD0_B, FN_TIOC4B_A,
2133  FN_HIFRS, 0, 0, 0,
2134  /* IP7_20_18 [3] */
2135  FN_DU0_DB0, FN_RX4_C, FN_RMII0_TXD_EN_B, FN_TIOC4A_A,
2136  FN_HIFCS, 0, 0, 0,
2137  /* IP7_17_15 [3] */
2138  FN_DU0_DG7, FN_TX3_C, FN_RMII0_RXD1_B, FN_TIOC3D_A,
2139  FN_HIFD15, 0, 0, 0,
2140  /* IP7_14_12 [3] */
2141  FN_DU0_DG6, FN_RX3_C, FN_RMII0_RXD0_B, FN_TIOC3C_A,
2142  FN_HIFD14, 0, 0, 0,
2143  /* IP7_11_9 [3] */
2144  FN_DU0_DG5, FN_TX2_C, FN_RMII0_RX_ER_B, FN_TIOC3B_A,
2145  FN_HIFD13, 0, 0, 0,
2146  /* IP7_8_6 [3] */
2147  FN_DU0_DG4, FN_RX2_C, FN_RMII0_CRS_DV_B, FN_TIOC3A_A,
2148  FN_HIFD12, 0, 0, 0,
2149  /* IP7_5_3 [3] */
2150  FN_DU0_DG3, FN_SCK2_C, FN_RMII0_MDIO_B, FN_TIOC2B_A,
2151  FN_HIFD11, 0, 0, 0,
2152  /* IP7_2_0 [3] */
2153  FN_DU0_DG2, FN_RTS1_C, FN_RMII0_MDC_B, FN_TIOC2A_A,
2154  FN_HIFD10, 0, 0, 0 }
2155  },
2156  { PINMUX_CFG_REG_VAR("IPSR8", 0xFFFC003C, 32,
2157  2, 2, 2, 3, 3, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2) {
2158  /* IP9_31_30 [2] */
2159  0, 0, 0, 0,
2160  /* IP8_29_28 [2] */
2161  FN_IRQ3_A, FN_RTS0_A, FN_HRTS0_B, FN_ET0_ERXD3_A,
2162  /* IP8_27_26 [2] */
2163  FN_IRQ2_A, FN_CTS0_A, FN_HCTS0_B, FN_ET0_ERXD2_A,
2164  /* IP8_25_23 [3] */
2165  FN_IRQ1_A, 0, FN_HSPI_RX_B, FN_TX3_E,
2166  FN_ET0_ERXD1, 0, 0, 0,
2167  /* IP8_22_20 [3] */
2168  FN_IRQ0_A, 0, FN_HSPI_TX_B, FN_RX3_E,
2169  FN_ET0_ERXD0, 0, 0, 0,
2170  /* IP8_19_18 [2] */
2171  FN_DU0_CDE, FN_HTX0_B, FN_AUDIO_CLKB_B, FN_LCD_VCPWC_B,
2172  /* IP8_17_16 [2] */
2173  FN_DU0_DISP, FN_CAN0_TX_B, FN_HRX0_B, FN_AUDIO_CLKA_B,
2174  /* IP8_15_14 [2] */
2175  FN_DU0_EXODDF_DU0_ODDF, FN_CAN0_RX_B, FN_HSCK0_B,
2176  FN_SSI_SDATA1_B,
2177  /* IP8_13_12 [2] */
2178  FN_DU0_EXVSYNC_DU0_VSYNC, 0, FN_HSPI_RX0_C, FN_SSI_WS1_B,
2179  /* IP8_11_10 [2] */
2180  FN_DU0_EXHSYNC_DU0_HSYNC, 0, FN_HSPI_TX0_C, FN_SSI_SCK1_B,
2181  /* IP8_9_8 [2] */
2182  FN_DU0_DOTCLKOUT, 0, FN_HSPI_CLK0_C, FN_SSI_SDATA0_B,
2183  /* IP8_7_6 [2] */
2184  FN_DU0_DOTCLKIN, 0, FN_HSPI_CS0_C, FN_SSI_WS0_B,
2185  /* IP8_5_4 [2] */
2186  FN_DU0_DB7, 0, FN_SSI_SCK0_B, FN_HIFEBL_B,
2187  /* IP8_3_2 [2] */
2188  FN_DU0_DB6, 0, FN_HIFRDY, 0,
2189  /* IP8_1_0 [2] */
2190  FN_DU0_DB5, 0, FN_HIFDREQ, 0 }
2191  },
2192  { PINMUX_CFG_REG_VAR("IPSR9", 0xFFFC0040, 32,
2193  2, 2, 2, 2, 2, 2, 2, 2,
2194  2, 2, 2, 2, 2, 2, 2, 2) {
2195  /* IP9_31_30 [2] */
2196  0, 0, 0, 0,
2197  /* IP9_29_28 [2] */
2198  FN_SSI_SDATA1_A, FN_VI1_3_B, FN_LCD_DATA14_B, 0,
2199  /* IP9_27_26 [2] */
2200  FN_SSI_WS1_A, FN_VI1_2_B, FN_LCD_DATA13_B, 0,
2201  /* IP9_25_24 [2] */
2202  FN_SSI_SCK1_A, FN_VI1_1_B, FN_TIOC2B_B, FN_LCD_DATA12_B,
2203  /* IP9_23_22 [2] */
2204  FN_SSI_SDATA0_A, FN_VI1_0_B, FN_TIOC2A_B, FN_LCD_DATA11_B,
2205  /* IP9_21_20 [2] */
2206  FN_SSI_WS0_A, FN_TIOC1B_B, FN_LCD_DATA10_B, 0,
2207  /* IP9_19_18 [2] */
2208  FN_SSI_SCK0_A, FN_TIOC1A_B, FN_LCD_DATA9_B, 0,
2209  /* IP9_17_16 [2] */
2210  FN_VI1_7_A, FN_FCE_B, FN_LCD_DATA8_B, 0,
2211  /* IP9_15_14 [2] */
2212  FN_VI1_6_A, 0, FN_FD7_B, FN_LCD_DATA7_B,
2213  /* IP9_13_12 [2] */
2214  FN_VI1_5_A, 0, FN_FD6_B, FN_LCD_DATA6_B,
2215  /* IP9_11_10 [2] */
2216  FN_VI1_4_A, 0, FN_FD5_B, FN_LCD_DATA5_B,
2217  /* IP9_9_8 [2] */
2218  FN_VI1_3_A, 0, FN_FD4_B, FN_LCD_DATA4_B,
2219  /* IP9_7_6 [2] */
2220  FN_VI1_2_A, 0, FN_FD3_B, FN_LCD_DATA3_B,
2221  /* IP9_5_4 [2] */
2222  FN_VI1_1_A, 0, FN_FD2_B, FN_LCD_DATA2_B,
2223  /* IP9_3_2 [2] */
2224  FN_VI1_0_A, 0, FN_FD1_B, FN_LCD_DATA1_B,
2225  /* IP9_1_0 [2] */
2226  FN_VI1_CLK_A, 0, FN_FD0_B, FN_LCD_DATA0_B }
2227  },
2228  { PINMUX_CFG_REG_VAR("IPSR10", 0xFFFC0044, 32,
2229  2, 2, 2, 1, 2, 1, 3,
2230  3, 1, 3, 3, 3, 3, 3) {
2231  /* IP9_31_30 [2] */
2232  0, 0, 0, 0,
2233  /* IP10_29_28 [2] */
2234  FN_CAN1_TX_A, FN_TX5_C, FN_MLB_DAT, 0,
2235  /* IP10_27_26 [2] */
2236  FN_CAN0_RX_A, FN_IRQ0_B, FN_MLB_SIG, 0,
2237  /* IP10_25 [1] */
2238  FN_CAN1_RX_A, FN_IRQ1_B,
2239  /* IP10_24_23 [2] */
2240  FN_CAN0_TX_A, FN_TX4_D, FN_MLB_CLK, 0,
2241  /* IP10_22 [1] */
2242  FN_CAN_CLK_A, FN_RX4_D,
2243  /* IP10_21_19 [3] */
2244  FN_AUDIO_CLKOUT, FN_TX1_E, FN_HRTS0_C, FN_FSE_B,
2245  FN_LCD_M_DISP_B, 0, 0, 0,
2246  /* IP10_18_16 [3] */
2247  FN_AUDIO_CLKC, FN_SCK1_E, FN_HCTS0_C, FN_FRB_B,
2248  FN_LCD_VEPWC_B, 0, 0, 0,
2249  /* IP10_15 [1] */
2250  FN_AUDIO_CLKB_A, FN_LCD_CLK_B,
2251  /* IP10_14_12 [3] */
2252  FN_AUDIO_CLKA_A, FN_VI1_CLK_B, FN_SCK1_D, FN_IECLK_B,
2253  FN_LCD_FLM_B, 0, 0, 0,
2254  /* IP10_11_9 [3] */
2255  FN_SSI_SDATA3, FN_VI1_7_B, FN_HTX0_C, FN_FWE_B,
2256  FN_LCD_CL2_B, 0, 0, 0,
2257  /* IP10_8_6 [3] */
2258  FN_SSI_SDATA2, FN_VI1_6_B, FN_HRX0_C, FN_FRE_B,
2259  FN_LCD_CL1_B, 0, 0, 0,
2260  /* IP10_5_3 [3] */
2261  FN_SSI_WS23, FN_VI1_5_B, FN_TX1_D, FN_HSCK0_C, FN_FALE_B,
2262  FN_LCD_DON_B, 0, 0, 0,
2263  /* IP10_2_0 [3] */
2264  FN_SSI_SCK23, FN_VI1_4_B, FN_RX1_D, FN_FCLE_B,
2265  FN_LCD_DATA15_B, 0, 0, 0 }
2266  },
2267  { PINMUX_CFG_REG_VAR("IPSR11", 0xFFFC0048, 32,
2268  3, 1, 2, 2, 2, 3, 3, 1, 2, 3, 3, 1, 1, 1, 1) {
2269  /* IP11_31_29 [3] */
2270  0, 0, 0, 0, 0, 0, 0, 0,
2271  /* IP11_28 [1] */
2272  FN_PRESETOUT, FN_ST_CLKOUT,
2273  /* IP11_27_26 [2] */
2274  FN_DACK1, FN_HSPI_CS_B, FN_TX4_B, FN_ET0_RX_CLK_A,
2275  /* IP11_25_23 [3] */
2276  FN_DREQ1, FN_HSPI_CLK_B, FN_RX4_B, FN_ET0_PHY_INT_C,
2277  FN_ET0_TX_CLK_A, 0, 0, 0,
2278  /* IP11_22_21 [2] */
2279  FN_DACK0, FN_SD1_DAT3_A, FN_ET0_TX_ER, 0,
2280  /* IP11_20_19 [2] */
2281  FN_DREQ0, FN_SD1_CLK_A, FN_ET0_TX_EN, 0,
2282  /* IP11_18_16 [3] */
2283  FN_USB_OVC1, FN_RX3_D, FN_CAN1_RX_B, FN_RX5_D,
2284  FN_IERX_B, 0, 0, 0,
2285  /* IP11_15_13 [3] */
2286  FN_PENC1, FN_TX3_D, FN_CAN1_TX_B, FN_TX5_D,
2287  FN_IETX_B, 0, 0, 0,
2288  /* IP11_12 [1] */
2289  FN_TX0_A, FN_HSPI_TX_A,
2290  /* IP11_11_10 [2] */
2291  FN_RX0_A, FN_HSPI_RX_A, FN_RMII0_RXD0_A, FN_ET0_ERXD6,
2292  /* IP11_9_7 [3] */
2293  FN_SCK0_A, FN_HSPI_CS_A, FN_VI0_CLKENB, FN_RMII0_TXD1_A,
2294  FN_ET0_ERXD5, 0, 0, 0,
2295  /* IP11_6_4 [3] */
2296  FN_SCIF_CLK_A, FN_HSPI_CLK_A, FN_VI0_CLK, FN_RMII0_TXD0_A,
2297  FN_ET0_ERXD4, 0, 0, 0,
2298  /* IP11_3 [1] */
2299  FN_SDSELF, FN_RTS1_E,
2300  /* IP11_2 [1] */
2301  FN_SDA0, FN_HIFEBL_A,
2302  /* IP11_1 [1] */
2303  FN_SDA1, FN_RX1_E,
2304  /* IP11_0 [1] */
2305  FN_SCL1, FN_SCIF_CLK_C }
2306  },
2307  { PINMUX_CFG_REG_VAR("MOD_SEL1", 0xFFFC004C, 32,
2308  3, 1, 1, 1, 1, 1, 1, 2, 1, 1, 1, 2, 2,
2309  1, 2, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) {
2310  /* SEL1_31_29 [3] */
2311  0, 0, 0, 0, 0, 0, 0, 0,
2312  /* SEL1_28 [1] */
2313  FN_SEL_IEBUS_0, FN_SEL_IEBUS_1,
2314  /* SEL1_27 [1] */
2315  FN_SEL_RQSPI_0, FN_SEL_RQSPI_1,
2316  /* SEL1_26 [1] */
2317  FN_SEL_VIN1_0, FN_SEL_VIN1_1,
2318  /* SEL1_25 [1] */
2319  FN_SEL_HIF_0, FN_SEL_HIF_1,
2320  /* SEL1_24 [1] */
2321  FN_SEL_RSPI_0, FN_SEL_RSPI_1,
2322  /* SEL1_23 [1] */
2323  FN_SEL_LCDC_0, FN_SEL_LCDC_1,
2324  /* SEL1_22_21 [2] */
2325  FN_SEL_ET0_CTL_0, FN_SEL_ET0_CTL_1, FN_SEL_ET0_CTL_2, 0,
2326  /* SEL1_20 [1] */
2327  FN_SEL_ET0_0, FN_SEL_ET0_1,
2328  /* SEL1_19 [1] */
2329  FN_SEL_RMII_0, FN_SEL_RMII_1,
2330  /* SEL1_18 [1] */
2331  FN_SEL_TMU_0, FN_SEL_TMU_1,
2332  /* SEL1_17_16 [2] */
2333  FN_SEL_HSPI_0, FN_SEL_HSPI_1, FN_SEL_HSPI_2, 0,
2334  /* SEL1_15_14 [2] */
2335  FN_SEL_HSCIF_0, FN_SEL_HSCIF_1, FN_SEL_HSCIF_2, FN_SEL_HSCIF_3,
2336  /* SEL1_13 [1] */
2337  FN_SEL_RCAN_CLK_0, FN_SEL_RCAN_CLK_1,
2338  /* SEL1_12_11 [2] */
2339  FN_SEL_RCAN1_0, FN_SEL_RCAN1_1, FN_SEL_RCAN1_2, 0,
2340  /* SEL1_10 [1] */
2341  FN_SEL_RCAN0_0, FN_SEL_RCAN0_1,
2342  /* SEL1_9 [1] */
2343  FN_SEL_SDHI2_0, FN_SEL_SDHI2_1,
2344  /* SEL1_8 [1] */
2345  FN_SEL_SDHI1_0, FN_SEL_SDHI1_1,
2346  /* SEL1_7 [1] */
2347  FN_SEL_SDHI0_0, FN_SEL_SDHI0_1,
2348  /* SEL1_6 [1] */
2349  FN_SEL_SSI1_0, FN_SEL_SSI1_1,
2350  /* SEL1_5 [1] */
2351  FN_SEL_SSI0_0, FN_SEL_SSI0_1,
2352  /* SEL1_4 [1] */
2353  FN_SEL_AUDIO_CLKB_0, FN_SEL_AUDIO_CLKB_1,
2354  /* SEL1_3 [1] */
2355  FN_SEL_AUDIO_CLKA_0, FN_SEL_AUDIO_CLKA_1,
2356  /* SEL1_2 [1] */
2357  FN_SEL_FLCTL_0, FN_SEL_FLCTL_1,
2358  /* SEL1_1 [1] */
2359  FN_SEL_MMC_0, FN_SEL_MMC_1,
2360  /* SEL1_0 [1] */
2361  FN_SEL_INTC_0, FN_SEL_INTC_1 }
2362  },
2363  { PINMUX_CFG_REG_VAR("MOD_SEL2", 0xFFFC0050, 32,
2364  1, 1, 1, 1, 1, 1, 1, 1,
2365  1, 1, 1, 2, 2, 1, 2, 2, 3, 2, 3, 2, 2) {
2366  /* SEL2_31 [1] */
2367  0, 0,
2368  /* SEL2_30 [1] */
2369  0, 0,
2370  /* SEL2_29 [1] */
2371  0, 0,
2372  /* SEL2_28 [1] */
2373  0, 0,
2374  /* SEL2_27 [1] */
2375  0, 0,
2376  /* SEL2_26 [1] */
2377  0, 0,
2378  /* SEL2_25 [1] */
2379  0, 0,
2380  /* SEL2_24 [1] */
2381  0, 0,
2382  /* SEL2_23 [1] */
2383  FN_SEL_MTU2_CLK_0, FN_SEL_MTU2_CLK_1,
2384  /* SEL2_22 [1] */
2385  FN_SEL_MTU2_CH4_0, FN_SEL_MTU2_CH4_1,
2386  /* SEL2_21 [1] */
2387  FN_SEL_MTU2_CH3_0, FN_SEL_MTU2_CH3_1,
2388  /* SEL2_20_19 [2] */
2389  FN_SEL_MTU2_CH2_0, FN_SEL_MTU2_CH2_1, FN_SEL_MTU2_CH2_2, 0,
2390  /* SEL2_18_17 [2] */
2391  FN_SEL_MTU2_CH1_0, FN_SEL_MTU2_CH1_1, FN_SEL_MTU2_CH1_2, 0,
2392  /* SEL2_16 [1] */
2393  FN_SEL_MTU2_CH0_0, FN_SEL_MTU2_CH0_1,
2394  /* SEL2_15_14 [2] */
2395  FN_SEL_SCIF5_0, FN_SEL_SCIF5_1, FN_SEL_SCIF5_2, FN_SEL_SCIF5_3,
2396  /* SEL2_13_12 [2] */
2397  FN_SEL_SCIF4_0, FN_SEL_SCIF4_1, FN_SEL_SCIF4_2, FN_SEL_SCIF4_3,
2398  /* SEL2_11_9 [3] */
2399  FN_SEL_SCIF3_0, FN_SEL_SCIF3_1, FN_SEL_SCIF3_2, FN_SEL_SCIF3_3,
2400  FN_SEL_SCIF3_4, 0, 0, 0,
2401  /* SEL2_8_7 [2] */
2402  FN_SEL_SCIF2_0, FN_SEL_SCIF2_1, FN_SEL_SCIF2_2, FN_SEL_SCIF2_3,
2403  /* SEL2_6_4 [3] */
2404  FN_SEL_SCIF1_0, FN_SEL_SCIF1_1, FN_SEL_SCIF1_2, FN_SEL_SCIF1_3,
2405  FN_SEL_SCIF1_4, 0, 0, 0,
2406  /* SEL2_3_2 [2] */
2407  FN_SEL_SCIF0_0, FN_SEL_SCIF0_1, FN_SEL_SCIF0_2, 0,
2408  /* SEL2_1_0 [2] */
2409  FN_SEL_SCIF_CLK_0, FN_SEL_SCIF_CLK_1, FN_SEL_SCIF_CLK_2, 0 }
2410  },
2411  /* GPIO 0 - 5*/
2412  { PINMUX_CFG_REG("INOUTSEL0", 0xFFC40004, 32, 1) { GP_INOUTSEL(0) } },
2413  { PINMUX_CFG_REG("INOUTSEL1", 0xFFC41004, 32, 1) { GP_INOUTSEL(1) } },
2414  { PINMUX_CFG_REG("INOUTSEL2", 0xFFC42004, 32, 1) { GP_INOUTSEL(2) } },
2415  { PINMUX_CFG_REG("INOUTSEL3", 0xFFC43004, 32, 1) { GP_INOUTSEL(3) } },
2416  { PINMUX_CFG_REG("INOUTSEL4", 0xFFC44004, 32, 1) { GP_INOUTSEL(4) } },
2417  { PINMUX_CFG_REG("INOUTSEL5", 0xffc45004, 32, 1) {
2418  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, /* 31 - 24 */
2419  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, /* 23 - 16 */
2420  0, 0, 0, 0, 0, 0, 0, 0, /* 15 - 12 */
2421  GP_5_11_IN, GP_5_11_OUT,
2422  GP_5_10_IN, GP_5_10_OUT,
2423  GP_5_9_IN, GP_5_9_OUT,
2424  GP_5_8_IN, GP_5_8_OUT,
2425  GP_5_7_IN, GP_5_7_OUT,
2426  GP_5_6_IN, GP_5_6_OUT,
2427  GP_5_5_IN, GP_5_5_OUT,
2428  GP_5_4_IN, GP_5_4_OUT,
2429  GP_5_3_IN, GP_5_3_OUT,
2430  GP_5_2_IN, GP_5_2_OUT,
2431  GP_5_1_IN, GP_5_1_OUT,
2432  GP_5_0_IN, GP_5_0_OUT }
2433  },
2434  { },
2435 };
2436 
2437 static struct pinmux_data_reg pinmux_data_regs[] = {
2438  /* GPIO 0 - 5*/
2439  { PINMUX_DATA_REG("INDT0", 0xFFC4000C, 32) { GP_INDT(0) } },
2440  { PINMUX_DATA_REG("INDT1", 0xFFC4100C, 32) { GP_INDT(1) } },
2441  { PINMUX_DATA_REG("INDT2", 0xFFC4200C, 32) { GP_INDT(2) } },
2442  { PINMUX_DATA_REG("INDT3", 0xFFC4300C, 32) { GP_INDT(3) } },
2443  { PINMUX_DATA_REG("INDT4", 0xFFC4400C, 32) { GP_INDT(4) } },
2444  { PINMUX_DATA_REG("INDT5", 0xFFC4500C, 32) {
2445  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
2446  0, 0, 0, 0,
2447  GP_5_11_DATA, GP_5_10_DATA, GP_5_9_DATA, GP_5_8_DATA,
2448  GP_5_7_DATA, GP_5_6_DATA, GP_5_5_DATA, GP_5_4_DATA,
2449  GP_5_3_DATA, GP_5_2_DATA, GP_5_1_DATA, GP_5_0_DATA }
2450  },
2451  { },
2452 };
2453 
2454 static struct resource sh7734_pfc_resources[] = {
2455  [0] = { /* PFC */
2456  .start = 0xFFFC0000,
2457  .end = 0xFFFC011C,
2458  .flags = IORESOURCE_MEM,
2459  },
2460  [1] = { /* GPIO */
2461  .start = 0xFFC40000,
2462  .end = 0xFFC4502B,
2463  .flags = IORESOURCE_MEM,
2464  }
2465 };
2466 
2467 static struct pinmux_info sh7734_pinmux_info = {
2468  .name = "sh7734_pfc",
2469 
2470  .resource = sh7734_pfc_resources,
2471  .num_resources = ARRAY_SIZE(sh7734_pfc_resources),
2472 
2473  .unlock_reg = 0xFFFC0000,
2474 
2475  .reserved_id = PINMUX_RESERVED,
2476  .data = { PINMUX_DATA_BEGIN, PINMUX_DATA_END },
2477  .input = { PINMUX_INPUT_BEGIN, PINMUX_INPUT_END },
2478  .output = { PINMUX_OUTPUT_BEGIN, PINMUX_OUTPUT_END },
2479  .mark = { PINMUX_MARK_BEGIN, PINMUX_MARK_END },
2480  .function = { PINMUX_FUNCTION_BEGIN, PINMUX_FUNCTION_END },
2481 
2482  .first_gpio = GPIO_GP_0_0,
2483  .last_gpio = GPIO_FN_ST_CLKOUT,
2484 
2485  .gpios = pinmux_gpios,
2486  .cfg_regs = pinmux_config_regs,
2487  .data_regs = pinmux_data_regs,
2488 
2489  .gpio_data = pinmux_data,
2490  .gpio_data_size = ARRAY_SIZE(pinmux_data),
2491 };
2492 
2493 static int __init plat_pinmux_setup(void)
2494 {
2495  return register_pinmux(&sh7734_pinmux_info);
2496 }
2497 arch_initcall(plat_pinmux_setup);
Generated on Thu Jan 10 2013 13:17:43 for Linux Kernel by   doxygen 1.8.2