Linux Kernel
3.7.1
|
#include <mach/mxs.h>
Go to the source code of this file.
#define MX28_APBH_DMA_BASE_ADDR (MX28_IO_BASE_ADDR + 0x004000) |
#define MX28_APBX_DMA_BASE_ADDR (MX28_IO_BASE_ADDR + 0x024000) |
#define MX28_ARMJTAG_BASE_ADDR (MX28_IO_BASE_ADDR + 0x03c800) |
#define MX28_AUART0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x06a000) |
#define MX28_AUART1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x06c000) |
#define MX28_AUART2_BASE_ADDR (MX28_IO_BASE_ADDR + 0x06e000) |
#define MX28_AUART3_BASE_ADDR (MX28_IO_BASE_ADDR + 0x070000) |
#define MX28_AUART4_BASE_ADDR (MX28_IO_BASE_ADDR + 0x072000) |
#define MX28_AXI_AHB0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x02e000) |
#define MX28_BCH_BASE_ADDR (MX28_IO_BASE_ADDR + 0x00a000) |
#define MX28_CAN0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x032000) |
#define MX28_CAN1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x034000) |
#define MX28_CLKCTRL_BASE_ADDR (MX28_IO_BASE_ADDR + 0x040000) |
#define MX28_DCP_BASE_ADDR (MX28_IO_BASE_ADDR + 0x028000) |
#define MX28_DFLPT_BASE_ADDR (MX28_IO_BASE_ADDR + 0x0c0000) |
#define MX28_DIGCTL_BASE_ADDR (MX28_IO_BASE_ADDR + 0x01c000) |
#define MX28_DRAM_BASE_ADDR (MX28_IO_BASE_ADDR + 0x0e0000) |
#define MX28_DUART_BASE_ADDR (MX28_IO_BASE_ADDR + 0x074000) |
#define MX28_ENET_MAC0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x0f0000) |
#define MX28_ENET_MAC1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x0f4000) |
#define MX28_ETM_BASE_ADDR (MX28_IO_BASE_ADDR + 0x022000) |
#define MX28_GPIOMON_BASE_ADDR (MX28_IO_BASE_ADDR + 0x03c500) |
#define MX28_GPMI_BASE_ADDR (MX28_IO_BASE_ADDR + 0x00c000) |
#define MX28_HSADC_BASE_ADDR (MX28_IO_BASE_ADDR + 0x002000) |
#define MX28_I2C0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x058000) |
#define MX28_I2C1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x05a000) |
#define MX28_ICOLL_BASE_ADDR (MX28_IO_BASE_ADDR + 0x000000) |
#define MX28_IO_P2V | ( | x | ) | MXS_IO_P2V(x) |
#define MX28_LCDIF_BASE_ADDR (MX28_IO_BASE_ADDR + 0x030000) |
#define MX28_LRADC_BASE_ADDR (MX28_IO_BASE_ADDR + 0x050000) |
#define MX28_OCOTP_BASE_ADDR (MX28_IO_BASE_ADDR + 0x02c000) |
#define MX28_PERFMON_BASE_ADDR (MX28_IO_BASE_ADDR + 0x006000) |
#define MX28_PINCTRL_BASE_ADDR (MX28_IO_BASE_ADDR + 0x018000) |
#define MX28_POWER_BASE_ADDR (MX28_IO_BASE_ADDR + 0x044000) |
#define MX28_PWM_BASE_ADDR (MX28_IO_BASE_ADDR + 0x064000) |
#define MX28_PXP_BASE_ADDR (MX28_IO_BASE_ADDR + 0x02a000) |
#define MX28_RTC_BASE_ADDR (MX28_IO_BASE_ADDR + 0x056000) |
#define MX28_SAIF0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x042000) |
#define MX28_SAIF1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x046000) |
#define MX28_SIMDBG_BASE_ADDR (MX28_IO_BASE_ADDR + 0x03c000) |
#define MX28_SIMENET_BASE_ADDR (MX28_IO_BASE_ADDR + 0x03c700) |
#define MX28_SIMGPMISEL_BASE_ADDR (MX28_IO_BASE_ADDR + 0x03c200) |
#define MX28_SIMMEMSEL_BASE_ADDR (MX28_IO_BASE_ADDR + 0x03c400) |
#define MX28_SIMSSPSEL_BASE_ADDR (MX28_IO_BASE_ADDR + 0x03c300) |
#define MX28_SPDIF_BASE_ADDR (MX28_IO_BASE_ADDR + 0x054000) |
#define MX28_SSP0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x010000) |
#define MX28_SSP1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x012000) |
#define MX28_SSP2_BASE_ADDR (MX28_IO_BASE_ADDR + 0x014000) |
#define MX28_SSP3_BASE_ADDR (MX28_IO_BASE_ADDR + 0x016000) |
#define MX28_TIMROT_BASE_ADDR (MX28_IO_BASE_ADDR + 0x068000) |
#define MX28_USBCTRL0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x080000) |
#define MX28_USBCTRL1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x090000) |
#define MX28_USBPHY0_BASE_ADDR (MX28_IO_BASE_ADDR + 0x07C000) |
#define MX28_USBPHY1_BASE_ADDR (MX28_IO_BASE_ADDR + 0x07e000) |