|
#define | TX_DESC_SIZE 64 |
|
#define | TX_DESC_AGGR_SUBFRAME_SIZE 32 |
|
#define | RX_DESC_SIZE 32 |
|
#define | RX_DRV_INFO_SIZE_UNIT 8 |
|
#define | TX_DESC_NEXT_DESC_OFFSET 40 |
|
#define | USB_HWDESC_HEADER_LEN 32 |
|
#define | CRCLENGTH 4 |
|
#define | SHIFT_AND_MASK_LE(__pdesc, __shift, __mask) |
|
#define | SET_BITS_OFFSET_LE(__pdesc, __shift, __len, __val) |
|
#define | SET_TX_DESC_PKT_SIZE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 0, 16, __val) |
|
#define | SET_TX_DESC_OFFSET(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 16, 8, __val) |
|
#define | SET_TX_DESC_BMC(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 24, 1, __val) |
|
#define | SET_TX_DESC_HTC(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 25, 1, __val) |
|
#define | SET_TX_DESC_LAST_SEG(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 26, 1, __val) |
|
#define | SET_TX_DESC_FIRST_SEG(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 27, 1, __val) |
|
#define | SET_TX_DESC_LINIP(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 28, 1, __val) |
|
#define | SET_TX_DESC_NO_ACM(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 29, 1, __val) |
|
#define | SET_TX_DESC_GF(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 30, 1, __val) |
|
#define | SET_TX_DESC_OWN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 31, 1, __val) |
|
#define | GET_TX_DESC_PKT_SIZE(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 0, 16) |
|
#define | GET_TX_DESC_OFFSET(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 16, 8) |
|
#define | GET_TX_DESC_BMC(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 24, 1) |
|
#define | GET_TX_DESC_HTC(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 25, 1) |
|
#define | GET_TX_DESC_LAST_SEG(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 26, 1) |
|
#define | GET_TX_DESC_FIRST_SEG(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 27, 1) |
|
#define | GET_TX_DESC_LINIP(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 28, 1) |
|
#define | GET_TX_DESC_NO_ACM(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 29, 1) |
|
#define | GET_TX_DESC_GF(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 30, 1) |
|
#define | GET_TX_DESC_OWN(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 31, 1) |
|
#define | SET_TX_DESC_MACID(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 0, 5, __val) |
|
#define | SET_TX_DESC_AGG_BREAK(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 5, 1, __val) |
|
#define | SET_TX_DESC_BK(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 6, 1, __val) |
|
#define | SET_TX_DESC_RDG_ENABLE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 7, 1, __val) |
|
#define | SET_TX_DESC_QUEUE_SEL(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 8, 5, __val) |
|
#define | SET_TX_DESC_RDG_NAV_EXT(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 13, 1, __val) |
|
#define | SET_TX_DESC_LSIG_TXOP_EN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 14, 1, __val) |
|
#define | SET_TX_DESC_PIFS(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 15, 1, __val) |
|
#define | SET_TX_DESC_RATE_ID(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 16, 4, __val) |
|
#define | SET_TX_DESC_NAV_USE_HDR(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 20, 1, __val) |
|
#define | SET_TX_DESC_EN_DESC_ID(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 21, 1, __val) |
|
#define | SET_TX_DESC_SEC_TYPE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 22, 2, __val) |
|
#define | SET_TX_DESC_PKT_OFFSET(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+4, 24, 8, __val) |
|
#define | GET_TX_DESC_MACID(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 0, 5) |
|
#define | GET_TX_DESC_AGG_ENABLE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 5, 1) |
|
#define | GET_TX_DESC_AGG_BREAK(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 6, 1) |
|
#define | GET_TX_DESC_RDG_ENABLE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 7, 1) |
|
#define | GET_TX_DESC_QUEUE_SEL(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 8, 5) |
|
#define | GET_TX_DESC_RDG_NAV_EXT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 13, 1) |
|
#define | GET_TX_DESC_LSIG_TXOP_EN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 14, 1) |
|
#define | GET_TX_DESC_PIFS(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 15, 1) |
|
#define | GET_TX_DESC_RATE_ID(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 16, 4) |
|
#define | GET_TX_DESC_NAV_USE_HDR(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 20, 1) |
|
#define | GET_TX_DESC_EN_DESC_ID(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 21, 1) |
|
#define | GET_TX_DESC_SEC_TYPE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 22, 2) |
|
#define | GET_TX_DESC_PKT_OFFSET(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 24, 8) |
|
#define | SET_TX_DESC_RTS_RC(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 0, 6, __val) |
|
#define | SET_TX_DESC_DATA_RC(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 6, 6, __val) |
|
#define | SET_TX_DESC_BAR_RTY_TH(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 14, 2, __val) |
|
#define | SET_TX_DESC_MORE_FRAG(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 17, 1, __val) |
|
#define | SET_TX_DESC_RAW(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 18, 1, __val) |
|
#define | SET_TX_DESC_CCX(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 19, 1, __val) |
|
#define | SET_TX_DESC_AMPDU_DENSITY(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 20, 3, __val) |
|
#define | SET_TX_DESC_ANTSEL_A(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 24, 1, __val) |
|
#define | SET_TX_DESC_ANTSEL_B(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 25, 1, __val) |
|
#define | SET_TX_DESC_TX_ANT_CCK(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 26, 2, __val) |
|
#define | SET_TX_DESC_TX_ANTL(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 28, 2, __val) |
|
#define | SET_TX_DESC_TX_ANT_HT(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+8, 30, 2, __val) |
|
#define | GET_TX_DESC_RTS_RC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 0, 6) |
|
#define | GET_TX_DESC_DATA_RC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 6, 6) |
|
#define | GET_TX_DESC_BAR_RTY_TH(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 14, 2) |
|
#define | GET_TX_DESC_MORE_FRAG(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 17, 1) |
|
#define | GET_TX_DESC_RAW(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 18, 1) |
|
#define | GET_TX_DESC_CCX(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 19, 1) |
|
#define | GET_TX_DESC_AMPDU_DENSITY(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 20, 3) |
|
#define | GET_TX_DESC_ANTSEL_A(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 24, 1) |
|
#define | GET_TX_DESC_ANTSEL_B(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 25, 1) |
|
#define | GET_TX_DESC_TX_ANT_CCK(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 26, 2) |
|
#define | GET_TX_DESC_TX_ANTL(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 28, 2) |
|
#define | GET_TX_DESC_TX_ANT_HT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 30, 2) |
|
#define | SET_TX_DESC_NEXT_HEAP_PAGE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+12, 0, 8, __val) |
|
#define | SET_TX_DESC_TAIL_PAGE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+12, 8, 8, __val) |
|
#define | SET_TX_DESC_SEQ(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+12, 16, 12, __val) |
|
#define | SET_TX_DESC_PKT_ID(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+12, 28, 4, __val) |
|
#define | GET_TX_DESC_NEXT_HEAP_PAGE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 0, 8) |
|
#define | GET_TX_DESC_TAIL_PAGE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 8, 8) |
|
#define | GET_TX_DESC_SEQ(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 16, 12) |
|
#define | GET_TX_DESC_PKT_ID(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 28, 4) |
|
#define | SET_TX_DESC_RTS_RATE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 0, 5, __val) |
|
#define | SET_TX_DESC_AP_DCFE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 5, 1, __val) |
|
#define | SET_TX_DESC_QOS(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 6, 1, __val) |
|
#define | SET_TX_DESC_HWSEQ_EN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 7, 1, __val) |
|
#define | SET_TX_DESC_USE_RATE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 8, 1, __val) |
|
#define | SET_TX_DESC_DISABLE_RTS_FB(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 9, 1, __val) |
|
#define | SET_TX_DESC_DISABLE_FB(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 10, 1, __val) |
|
#define | SET_TX_DESC_CTS2SELF(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 11, 1, __val) |
|
#define | SET_TX_DESC_RTS_ENABLE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 12, 1, __val) |
|
#define | SET_TX_DESC_HW_RTS_ENABLE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 13, 1, __val) |
|
#define | SET_TX_DESC_PORT_ID(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 14, 1, __val) |
|
#define | SET_TX_DESC_WAIT_DCTS(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 18, 1, __val) |
|
#define | SET_TX_DESC_CTS2AP_EN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 19, 1, __val) |
|
#define | SET_TX_DESC_TX_SUB_CARRIER(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 20, 2, __val) |
|
#define | SET_TX_DESC_TX_STBC(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 22, 2, __val) |
|
#define | SET_TX_DESC_DATA_SHORT(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 24, 1, __val) |
|
#define | SET_TX_DESC_DATA_BW(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 25, 1, __val) |
|
#define | SET_TX_DESC_RTS_SHORT(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 26, 1, __val) |
|
#define | SET_TX_DESC_RTS_BW(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 27, 1, __val) |
|
#define | SET_TX_DESC_RTS_SC(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 28, 2, __val) |
|
#define | SET_TX_DESC_RTS_STBC(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+16, 30, 2, __val) |
|
#define | GET_TX_DESC_RTS_RATE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 0, 5) |
|
#define | GET_TX_DESC_AP_DCFE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 5, 1) |
|
#define | GET_TX_DESC_QOS(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 6, 1) |
|
#define | GET_TX_DESC_HWSEQ_EN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 7, 1) |
|
#define | GET_TX_DESC_USE_RATE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 8, 1) |
|
#define | GET_TX_DESC_DISABLE_RTS_FB(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 9, 1) |
|
#define | GET_TX_DESC_DISABLE_FB(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 10, 1) |
|
#define | GET_TX_DESC_CTS2SELF(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 11, 1) |
|
#define | GET_TX_DESC_RTS_ENABLE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 12, 1) |
|
#define | GET_TX_DESC_HW_RTS_ENABLE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 13, 1) |
|
#define | GET_TX_DESC_PORT_ID(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 14, 1) |
|
#define | GET_TX_DESC_WAIT_DCTS(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 18, 1) |
|
#define | GET_TX_DESC_CTS2AP_EN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 19, 1) |
|
#define | GET_TX_DESC_TX_SUB_CARRIER(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 20, 2) |
|
#define | GET_TX_DESC_TX_STBC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 22, 2) |
|
#define | GET_TX_DESC_DATA_SHORT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 24, 1) |
|
#define | GET_TX_DESC_DATA_BW(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 25, 1) |
|
#define | GET_TX_DESC_RTS_SHORT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 26, 1) |
|
#define | GET_TX_DESC_RTS_BW(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 27, 1) |
|
#define | GET_TX_DESC_RTS_SC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 28, 2) |
|
#define | GET_TX_DESC_RTS_STBC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 30, 2) |
|
#define | SET_TX_DESC_TX_RATE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 0, 6, __val) |
|
#define | SET_TX_DESC_DATA_SHORTGI(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 6, 1, __val) |
|
#define | SET_TX_DESC_CCX_TAG(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 7, 1, __val) |
|
#define | SET_TX_DESC_DATA_RATE_FB_LIMIT(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 8, 5, __val) |
|
#define | SET_TX_DESC_RTS_RATE_FB_LIMIT(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 13, 4, __val) |
|
#define | SET_TX_DESC_RETRY_LIMIT_ENABLE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 17, 1, __val) |
|
#define | SET_TX_DESC_DATA_RETRY_LIMIT(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 18, 6, __val) |
|
#define | SET_TX_DESC_USB_TXAGG_NUM(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+20, 24, 8, __val) |
|
#define | GET_TX_DESC_TX_RATE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 0, 6) |
|
#define | GET_TX_DESC_DATA_SHORTGI(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 6, 1) |
|
#define | GET_TX_DESC_CCX_TAG(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 7, 1) |
|
#define | GET_TX_DESC_DATA_RATE_FB_LIMIT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 8, 5) |
|
#define | GET_TX_DESC_RTS_RATE_FB_LIMIT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 13, 4) |
|
#define | GET_TX_DESC_RETRY_LIMIT_ENABLE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 17, 1) |
|
#define | GET_TX_DESC_DATA_RETRY_LIMIT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 18, 6) |
|
#define | GET_TX_DESC_USB_TXAGG_NUM(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 24, 8) |
|
#define | SET_TX_DESC_TXAGC_A(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 0, 5, __val) |
|
#define | SET_TX_DESC_TXAGC_B(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 5, 5, __val) |
|
#define | SET_TX_DESC_USE_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 10, 1, __val) |
|
#define | SET_TX_DESC_MAX_AGG_NUM(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 11, 5, __val) |
|
#define | SET_TX_DESC_MCSG1_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 16, 4, __val) |
|
#define | SET_TX_DESC_MCSG2_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 20, 4, __val) |
|
#define | SET_TX_DESC_MCSG3_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 24, 4, __val) |
|
#define | SET_TX_DESC_MCS7_SGI_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 28, 4, __val) |
|
#define | GET_TX_DESC_TXAGC_A(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 0, 5) |
|
#define | GET_TX_DESC_TXAGC_B(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 5, 5) |
|
#define | GET_TX_DESC_USE_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 10, 1) |
|
#define | GET_TX_DESC_MAX_AGG_NUM(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 11, 5) |
|
#define | GET_TX_DESC_MCSG1_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 16, 4) |
|
#define | GET_TX_DESC_MCSG2_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 20, 4) |
|
#define | GET_TX_DESC_MCSG3_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 24, 4) |
|
#define | GET_TX_DESC_MCS7_SGI_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 28, 4) |
|
#define | SET_TX_DESC_TX_BUFFER_SIZE(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+28, 0, 16, __val) |
|
#define | SET_TX_DESC_MCSG4_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+28, 16, 4, __val) |
|
#define | SET_TX_DESC_MCSG5_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+28, 20, 4, __val) |
|
#define | SET_TX_DESC_MCSG6_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+28, 24, 4, __val) |
|
#define | SET_TX_DESC_MCS15_SGI_MAX_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+28, 28, 4, __val) |
|
#define | GET_TX_DESC_TX_BUFFER_SIZE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+28, 0, 16) |
|
#define | GET_TX_DESC_MCSG4_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+28, 16, 4) |
|
#define | GET_TX_DESC_MCSG5_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+28, 20, 4) |
|
#define | GET_TX_DESC_MCSG6_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+28, 24, 4) |
|
#define | GET_TX_DESC_MCS15_SGI_MAX_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+28, 28, 4) |
|
#define | SET_TX_DESC_TX_BUFFER_ADDRESS(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+32, 0, 32, __val) |
|
#define | SET_TX_DESC_TX_BUFFER_ADDRESS64(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+36, 0, 32, __val) |
|
#define | GET_TX_DESC_TX_BUFFER_ADDRESS(__pdesc) SHIFT_AND_MASK_LE(__pdesc+32, 0, 32) |
|
#define | GET_TX_DESC_TX_BUFFER_ADDRESS64(__pdesc) SHIFT_AND_MASK_LE(__pdesc+36, 0, 32) |
|
#define | SET_TX_DESC_NEXT_DESC_ADDRESS(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+40, 0, 32, __val) |
|
#define | SET_TX_DESC_NEXT_DESC_ADDRESS64(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+44, 0, 32, __val) |
|
#define | GET_TX_DESC_NEXT_DESC_ADDRESS(__pdesc) SHIFT_AND_MASK_LE(__pdesc+40, 0, 32) |
|
#define | GET_TX_DESC_NEXT_DESC_ADDRESS64(__pdesc) SHIFT_AND_MASK_LE(__pdesc+44, 0, 32) |
|
#define | GET_RX_DESC_PKT_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 0, 14) |
|
#define | GET_RX_DESC_CRC32(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 14, 1) |
|
#define | GET_RX_DESC_ICV(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 15, 1) |
|
#define | GET_RX_DESC_DRV_INFO_SIZE(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 16, 4) |
|
#define | GET_RX_DESC_SECURITY(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 20, 3) |
|
#define | GET_RX_DESC_QOS(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 23, 1) |
|
#define | GET_RX_DESC_SHIFT(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 24, 2) |
|
#define | GET_RX_DESC_PHYST(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 26, 1) |
|
#define | GET_RX_DESC_SWDEC(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 27, 1) |
|
#define | GET_RX_DESC_LS(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 28, 1) |
|
#define | GET_RX_DESC_FS(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 29, 1) |
|
#define | GET_RX_DESC_EOR(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 30, 1) |
|
#define | GET_RX_DESC_OWN(__pdesc) SHIFT_AND_MASK_LE(__pdesc, 31, 1) |
|
#define | SET_RX_DESC_PKT_LEN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 0, 14, __val) |
|
#define | SET_RX_DESC_EOR(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 30, 1, __val) |
|
#define | SET_RX_DESC_OWN(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc, 31, 1, __val) |
|
#define | GET_RX_DESC_MACID(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 0, 5) |
|
#define | GET_RX_DESC_TID(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 5, 4) |
|
#define | GET_RX_DESC_HWRSVD(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 9, 5) |
|
#define | GET_RX_DESC_PAGGR(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 14, 1) |
|
#define | GET_RX_DESC_FAGGR(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 15, 1) |
|
#define | GET_RX_DESC_A1_FIT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 16, 4) |
|
#define | GET_RX_DESC_A2_FIT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 20, 4) |
|
#define | GET_RX_DESC_PAM(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 24, 1) |
|
#define | GET_RX_DESC_PWR(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 25, 1) |
|
#define | GET_RX_DESC_MD(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 26, 1) |
|
#define | GET_RX_DESC_MF(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 27, 1) |
|
#define | GET_RX_DESC_TYPE(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 28, 2) |
|
#define | GET_RX_DESC_MC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 30, 1) |
|
#define | GET_RX_DESC_BC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+4, 31, 1) |
|
#define | GET_RX_DESC_SEQ(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 0, 12) |
|
#define | GET_RX_DESC_FRAG(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 12, 4) |
|
#define | GET_RX_DESC_NEXT_PKT_LEN(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 16, 14) |
|
#define | GET_RX_DESC_NEXT_IND(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 30, 1) |
|
#define | GET_RX_DESC_RSVD(__pdesc) SHIFT_AND_MASK_LE(__pdesc+8, 31, 1) |
|
#define | GET_RX_DESC_RXMCS(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 0, 6) |
|
#define | GET_RX_DESC_RXHT(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 6, 1) |
|
#define | GET_RX_DESC_SPLCP(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 8, 1) |
|
#define | GET_RX_DESC_BW(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 9, 1) |
|
#define | GET_RX_DESC_HTC(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 10, 1) |
|
#define | GET_RX_DESC_HWPC_ERR(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 14, 1) |
|
#define | GET_RX_DESC_HWPC_IND(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 15, 1) |
|
#define | GET_RX_DESC_IV0(__pdesc) SHIFT_AND_MASK_LE(__pdesc+12, 16, 16) |
|
#define | GET_RX_DESC_IV1(__pdesc) SHIFT_AND_MASK_LE(__pdesc+16, 0, 32) |
|
#define | GET_RX_DESC_TSFL(__pdesc) SHIFT_AND_MASK_LE(__pdesc+20, 0, 32) |
|
#define | GET_RX_DESC_BUFF_ADDR(__pdesc) SHIFT_AND_MASK_LE(__pdesc+24, 0, 32) |
|
#define | GET_RX_DESC_BUFF_ADDR64(__pdesc) SHIFT_AND_MASK_LE(__pdesc+28, 0, 32) |
|
#define | SET_RX_DESC_BUFF_ADDR(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+24, 0, 32, __val) |
|
#define | SET_RX_DESC_BUFF_ADDR64(__pdesc, __val) SET_BITS_OFFSET_LE(__pdesc+28, 0, 32, __val) |
|
#define | CLEAR_PCI_TX_DESC_CONTENT(__pdesc, _size) memset(__pdesc, 0, min_t(size_t, _size, TX_DESC_NEXT_DESC_OFFSET)) |
|